SRAM en flashgeheugen

Wat is het juiste voordeel van de 8T-SRAM-cel, waarbij aan de 6T-SRAM transistors alleen voor lezen zijn toegevoegd?

  1. ADe celoppervlakte wordt kleiner dan bij 6T
  2. BDe gegevens blijven ook na uitschakelen van de voeding behouden
  3. CDe gegevens van de cel worden bij het lezen minder gemakkelijk verstoord en de cel werkt ook bij lage spanning gemakkelijk stabiel
Antwoord en toelichting tonen

Antwoord: C. De gegevens van de cel worden bij het lezen minder gemakkelijk verstoord en de cel werkt ook bij lage spanning gemakkelijk stabiel

Bij een 6T-cel kan bij het lezen de lading van de bitlijn het opslagknooppunt omhoogduwen, waardoor de gegevens kunnen omslaan. Een 8T-cel scheidt met twee transistors een pad voor alleen lezen af, en het opslagknooppunt is slechts met de gate daarvan verbonden, zodat het bij het lezen niet wordt verstoord. Omdat de optimalisatie van lees- en schrijftransistors kan worden gescheiden, is het ook bij lage spanning stabiel, en het heeft het voordeel dat leespoort en schrijfpoort tegelijk kunnen worden gebruikt. In ruil daarvoor is de oppervlakte groter.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over SRAM en flashgeheugen

  1. Wat gebeurt er met de drempelspanning van de cel wanneer bij het wissen van flashgeheugen elektronen uit bijvoorbeeld de floating gate worden getrokken?
  2. Welke waarde ligt het dichtst bij het aantal gestapelde lagen van 3D-NAND in de laatste jaren?
  3. Wat is de juiste rol van de selectietransistors aan beide uiteinden van de in serie geschakelde geheugencellen in NAND-flash?
  4. Bij het schrijven naar een SRAM-cel wordt een van de bitlijnen naar 0 V getrokken om de toestand van de cel om te keren. Welke eis wordt hierbij aan de toegangstransistor gesteld?
  5. Welke methode in NAND-flash schrijft door herhaaldelijk schrijfpulsen met geleidelijk verhoogde spanning toe te passen en telkens de drempelspanning te controleren?

Vergelijkingen bij dit onderwerp