Wat is het belangrijkste voordeel van de structuur in 3D-NAND waarbij perifere schakelingen zoals sense-versterkers onder de geheugencelarray worden geplaatst (zoals CMOS under Array)?

Antwoord: B. Het chipoppervlak kan kleiner worden, zodat de capaciteit die uit één wafer kan worden gehaald groter wordt

Vroeger werden perifere schakelingen naast de celarray geplaatst, maar als ze direct onder de array worden gezet, kan het chipoppervlak met 20 tot 30 % worden verkleind, neemt de bitdichtheid toe en dalen de kosten (CMOS under Array, Periphery under Cell enz.). Omdat de perifere schakelingen eerst worden gemaakt, moet rekening worden gehouden met de thermische processtappen van de latere arrayvorming. Daarnaast is ook een methode in gebruik gekomen waarbij perifere schakelingen en array op aparte wafers worden gemaakt en aan elkaar worden gebonden (zoals CBA).