Nederlands
Menu

SRAM en flashgeheugen

Welk ontwerp is juist om bij een 6T-SRAM-cel te voorkomen dat de inhoud van de cel bij het lezen omslaat (leesverstoring)?

  1. ADe toegangstransistor sterker maken dan de pull-downtransistor
  2. BDe pull-uptransistor verwijderen
  3. CDe pull-down- (aandrijf-)transistor sterker maken dan de toegangstransistor
Antwoord en toelichting tonen

Antwoord: C. De pull-down- (aandrijf-)transistor sterker maken dan de toegangstransistor

Bij het lezen vloeit naar het knooppunt dat een 0 bevat een stroom van de voorgeladen bitlijn via de toegangstransistor, waardoor de spanning een beetje stijgt. Als de pull-downtransistor voldoende sterker is dan de toegangstransistor (celverhouding β = pull-down/toegang van ca. 1,5 tot 2,5), blijft deze stijging kleiner dan de drempel van de tegenoverliggende inverter en slaan de gegevens niet om. Het kan ook worden aangepakt met 8T-cellen en leesondersteuning.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over SRAM en flashgeheugen

  1. Welk voorbeeld van “schrijfondersteuning” (write assist) om schrijffouten van SRAM bij lage spanning te voorkomen is juist?
  2. Wat is de juiste reden dat bij multi-level-NAND-flash (MLC of TLC) de bitpatronen die aan naburige toestanden van de drempelspanning worden toegewezen zo worden gekozen dat ze slechts in 1 bit verschillen?
  3. Hoe heet de structuur in 3D-NAND waarvan de uiteinden trapsgewijs zijn bewerkt om de wordlijnen van elke gestapelde laag te kunnen verbinden?
  4. Wat is het belangrijkste voordeel van de structuur in 3D-NAND waarbij perifere schakelingen zoals sense-versterkers onder de geheugencelarray worden geplaatst (zoals CMOS under Array)?
  5. Wat is de juiste opbouw van een gebruikelijke SRAM-cel met zes transistors?

Vergelijkingen bij dit onderwerp