Nederlands
Menu

CPU en architectuur

Controleer met meerkeuzevragen de basis van de CPU, zoals pipelining, cachegeheugen en de von Neumann-architectuur.

Oefen 10 vragenWillekeurige vragen uit dit onderwerp · ongeveer 5 minuten Dit onderwerp oefenenAlle vragen over dit onderwerp in willekeurige volgorde Zwakke vragenAlleen de laatst fout beantwoorde vragen opnieuw oefenen

CPU en architectuur: kernpunten

Een CPU verwerkt een programma door herhaaldelijk instructies op te halen, te decoderen en uit te voeren. De meeste computers hebben een von Neumann-architectuur, waarbij programma en gegevens in hetzelfde werkgeheugen staan.

Prestatieverbeteringen zijn onder meer pipelining, waarbij de instructieverwerking in overlappende fasen wordt verdeeld, cachegeheugen om het snelheidsverschil met het werkgeheugen te overbruggen en parallelle verwerking met meerdere cores. De miniaturisatie van halfgeleiders heeft deze ontwikkelingen mogelijk gemaakt.

Alle vragen over CPU en architectuur (50)
  1. Wat is het belangrijkste doel van pipelining in een CPU?
  2. Wat is het belangrijkste doel van het aanbrengen van cachegeheugen?
  3. Welke uitspraak over een computer van het von Neumann-type is juist?
  4. Wat is het belangrijkste doel van het onderbrengen van meerdere processorkernen op één chip (multicore)?
  5. Welke uitspraak over RISC (reduced instruction set computer) is juist?
  6. Wat is de periode van een klok met een klokfrequentie van 1 GHz?
  7. Wat is het doel van sprongvoorspelling (branch prediction) in een CPU?
  8. Wat is de belangrijkste reden dat GPU's geschikt zijn voor matrixbewerkingen en het trainen en inferentie van AI?
  9. Wat is de gemiddelde toegangstijd als de cachetoegangstijd 10 ns is, de toegangstijd van het hoofdgeheugen 100 ns en de cache-hitratio 90 %?
  10. Wat gebeurt er met het dynamische vermogensverbruik van een CMOS-schakeling als alleen de voedingsspanning wordt gehalveerd en de overige omstandigheden gelijk blijven?
  11. Waarvoor staan namen als ARM, x86 en RISC-V in de eerste plaats?
  12. Welke uitspraak over RISC-V is juist?
  13. Hoe heet de processorarchitectuur die in één klokcyclus meerdere instructies tegelijk uitgeeft en uitvoert?
  14. Welke cache bewaart de resultaten van de omzetting van virtuele naar fysieke adressen en versnelt zo de adresvertaling?
  15. Welke speciale schakeling wordt in onder meer SoC's voor smartphones geplaatst om AI-inferentie snel en met laag vermogen uit te voeren?
  16. Welke volgorde van het geheugenhiërarchie, van snel naar langzaam toegankelijk, is voor een gewone computer juist?
  17. Hoeveel instructies kan een processor met een klokfrequentie van 2 GHz en een gemiddelde CPI (gemiddeld aantal klokcycli per instructie) van 0,5 ongeveer per seconde uitvoeren?
  18. Wat is theoretisch de maximale versnelling wanneer een programma waarvan 90 % van het werk kan worden geparalleliseerd, wordt uitgevoerd met een onbeperkt toenemend aantal processors?
  19. Welke methode voert met één instructie dezelfde bewerking tegelijk uit op meerdere gegevens?
  20. Welke CPU-opbouw combineert krachtige kernen en zuinige kernen en gebruikt ze afhankelijk van de zwaarte van het werk?
  21. Welke methode onderzoekt de afhankelijkheden tussen instructies en voert uitvoerbare instructies uit in een andere volgorde dan het programma om de prestaties te verhogen?
  22. Welk CPU-mechanisme onderbreekt tijdelijk de lopende verwerking en geeft voorrang aan de afhandeling van een verzoek van een extern apparaat en dergelijke?
  23. Welk mechanisme brengt gegevens rechtstreeks over tussen randapparatuur en geheugen zonder tussenkomst van de CPU?
  24. Welke LSI integreert CPU, geheugen en randfuncties zoals timers en ADC in één chip en wordt gebruikt voor de besturing van huishoudelijke apparaten en andere apparatuur?
  25. Welk mechanisme houdt in een multicore-CPU de inhoud consistent wanneer de caches van de kernen gegevens van hetzelfde adres bevatten?
  26. Welke techniek verandert dynamisch de werkfrequentie en voedingsspanning afhankelijk van de belasting om het vermogensverbruik van de CPU te verlagen?
  27. Welk voorbeeld van een kwetsbaarheid betreft een aanval die misbruikt maakt dat sporen van speculatieve uitvoering in de cache achterblijven, om gegevens af te leiden waartoe eigenlijk geen toegang bestaat?
  28. Welke maat geeft de hoeveelheid warmte aan die bij een standaard hoge belasting vrijkomt en dient als richtlijn voor het koelontwerp van een CPU?
  29. Welke maat geeft het aantal instructies aan dat per klokcyclus kan worden uitgevoerd?
  30. Hoe heet het probleem dat, door beperkingen in vermogensverbruik en warmteontwikkeling, niet alle schakelingen op de chip tegelijk op maximale prestaties kunnen werken?
  31. Welke benaming is de gebruikelijke Nederlandse benaming van de CPU?
  32. Welke uitspraak over een CPU met een klokfrequentie van 3 GHz is juist?
  33. Waar verwijst de "64 bit" van een "64-bits CPU" vooral naar?
  34. Welke volgorde is de juiste basisvolgorde waarin een CPU een instructie verwerkt?
  35. Wat is de juiste rol van de ALU (arithmetic logic unit) in de CPU?
  36. Wat bevat de programmateller (program counter, PC) van de CPU?
  37. Welke uitspraak over de schrijfmethode write-back van een cache is juist?
  38. Welke uitspraak over een set-associatieve cache is juist?
  39. Welke grootte van een cacheregel (cacheblok) is gebruikelijk in de meeste huidige CPU's?
  40. Welke techniek geeft in een pipeline, wanneer de volgende instructie het resultaat van de vorige direct gebruikt (data hazard), het rekenresultaat rechtstreeks door aan de volgende instructie zonder te wachten op schrijven naar het register?
  41. Welke uitspraak over little-endian is juist?
  42. Welke techniek verwerkt in één CPU-kern gelijktijdig instructies van meerdere threads en benut zo de rekeneenheden in de kern beter?
  43. Welke methode wijst bij microcontrollers en dergelijke de registers van randapparatuur toe aan dezelfde adresruimte als het geheugen, zodat ze met gewone geheugenlees- en schrijfinstructies worden bediend?
  44. Wat is de juiste rol van de watchdogtimer in een microcontroller?
  45. Welk geheugengebied wordt gewoonlijk gebruikt om bij het aanroepen van een subroutine (functie) tijdelijk onder meer het terugkeeradres op te slaan?
  46. Welke combinatie hoort bij de indeling van cachemissers in de "drie C's"?
  47. Welk mechanisme legt in een out-of-order CPU de resultaten van in andere volgorde uitgevoerde instructies vast (retire) in de oorspronkelijke programmavolgorde?
  48. Wat is het belangrijkste doel van registerhernoeming (register renaming) in out-of-order CPU's?
  49. Welke opbouw rangschikt in AI-versnellers en dergelijke veel vermenigvuldig-optelelementen in een raster en berekent een matrixproduct terwijl gegevens achtereenvolgens naar de naburige rekeneenheid stromen?
  50. Welk model toont met de rekenintensiteit (aantal bewerkingen per byte) op de horizontale as of de prestaties van een programma worden begrensd door rekenprestaties of door geheugenbandbreedte?

Vergelijkingen bij dit onderwerp

Andere onderwerpen in Componenten