Nederlands
Menu

SRAM en flashgeheugen

Welke techniek wordt in de controller van NAND-flash gebruikt om de toename van leesfouten door multi-levelopslag op te vangen?

  1. AVersleuteling van gegevens
  2. BKrachtige foutcorrigerende codes (zoals LDPC-codes)
  3. CHogere kloksnelheid
Antwoord en toelichting tonen

Antwoord: B. Krachtige foutcorrigerende codes (zoals LDPC-codes)

Naarmate meer bits per cel worden opgeslagen, wordt de afstand tussen de verdelingen van de drempelspanning kleiner en nemen leesfouten toe. Daarom gebruikt de NAND-controller krachtige foutcorrectie zoals LDPC-codes, waarbij aan enkele KB gegevens enkele honderden bytes controlebits worden toegevoegd. LDPC kan soft-decisioninformatie gebruiken van “hoe waarschijnlijk iets is”, en verhoogt het correctievermogen verder door opnieuw te lezen met een geleidelijk gewijzigde leesspanning.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over SRAM en flashgeheugen

  1. Wat is het representatieve gebruik van NOR-flashgeheugen?
  2. Welke uitspraak over garbage collection in SSD’s is juist?
  3. Hoe heet de bewerking waarbij bij het lezen van SRAM de bitlijnen vooraf worden opgeladen tot bijvoorbeeld de voedingsspanning?
  4. Welke methode van elektroneninjectie wordt hoofdzakelijk gebruikt voor het schrijven (programmeren) van NAND-flashgeheugen?
  5. Hoe heet het verschijnsel in NAND-flash waarbij, als hetzelfde blok vele malen wordt gelezen, de drempelspanning van niet-gelezen cellen geleidelijk verandert?

Vergelijkingen bij dit onderwerp