SRAM en flashgeheugen
Wat is de meest geschikte reden dat de celoppervlakte van SRAM in recente geavanceerde processen moeilijker kleiner wordt dan die van logica?
- AOmdat het gevoelig is voor de invloed van variaties in transistoreigenschappen en het moeilijk is marge te waarborgen voor stabiel lezen en schrijven
- BOmdat in SRAM geen transistors worden gebruikt
- COmdat SRAM grote condensatoren nodig heeft
Antwoord en toelichting tonen
Antwoord: A. Omdat het gevoelig is voor de invloed van variaties in transistoreigenschappen en het moeilijk is marge te waarborgen voor stabiel lezen en schrijven
Een SRAM-cel houdt stabiliteit in stand door de balans in aandrijfkracht van zes transistors met afmetingen dicht bij het minimum. Bij verdere miniaturisering worden variaties, zoals schommelingen in het aantal dopanten, relatief groter, en wordt het moeilijk marge voor lezen en schrijven te waarborgen, zelfs voor de slechtste van honderden miljoenen cellen. Daarom vertraagt de verkleining van de SRAM-celoppervlakte de laatste jaren ten opzichte van de verkleining van logica, en wordt het aandeel van de cache in het chipoppervlak een probleem.