下列哪一項是對正反器設置時間的正確說明？
- A時脈邊緣之後，資料必須持續保持的最短時間
- B時脈邊緣之前，資料輸入必須保持穩定的最短時間
- C從開啟電源到開始動作的時間
建立時間與保持時間時序計算器
本計算器針對單一正反器到正反器的路徑，套用與靜態時序分析（STA）相同的推理，求出建立時間與保持時間的餘裕（slack）。改變延遲與偏移，即可看出哪項檢查最先失敗。所有數值單位皆為奈秒（ns）。
結果
- 建立時間餘裕
- –
- 保持時間餘裕
- –
- 最高頻率
- –
符合 違反
上排檢查最晚抵達的資料是否早於建立時間期限（虛線）；下排檢查最早抵達的資料是否晚於保持時間期限。餘裕為負表示違反。
以圖表檢視
其他輸入維持目前的值，只讓選擇的輸入在目前值的 1/4 到 4 倍之間變化時的結果。紅點是目前的值。
建立時間檢查
新資料抵達擷取端正反器的最晚時間，為最大時脈至 Q 延遲加上最大組合邏輯延遲。資料必須在下一個擷取邊緣（週期加上偏移）減去建立時間與時脈不確定性之前抵達。建立時間餘裕為期限減去抵達時間；若為負值，表示週期太短，必須降低頻率或縮短邏輯路徑。
保持時間檢查
保持時間檢查的是：在同一個時脈邊緣發送的資料，是否抵達得太快，以致破壞擷取端正反器仍在鎖存的值。最早抵達時間，即最小時脈至 Q 延遲加上最小組合邏輯延遲，必須晚於偏移加上保持時間。保持時間檢查中不含時脈週期，因此降低時脈頻率永遠無法修正保持時間違反；工具會改在短路徑上插入延遲緩衝器。
時脈偏移如何影響兩項檢查
當擷取時脈比發送時脈晚到（正偏移）時，建立時間期限會往後延，有利於建立時間，但不利於保持時間。負偏移則相反。設計者有時會刻意加入偏移來挽救關鍵的建立時間路徑（useful skew），但必須重新檢查保持時間。實際的 STA 會以最差情況檢查每一條路徑：建立時間在慢速角落（slow corner）檢查，保持時間在快速角落（fast corner）檢查。
最高頻率
建立時間餘裕恰好為零時的週期，即為該路徑的最小週期，其倒數就是最高頻率：fmax = 1 / (時脈至 Q 延遲 + 組合邏輯延遲 + 建立時間 + 不確定性 − 偏移)。晶片的最高頻率由其最慢的路徑，也就是關鍵路徑決定。增加管線級數可縮短每一級的邏輯，提高可達到的頻率。
下列哪一項是對正反器保持時間的正確說明？
- A時脈有效邊緣之前，必須先確定資料輸入的時間
- B從輸入時脈到輸出改變的時間
- C時脈有效邊緣之後，資料輸入也必須保持不變的時間
常見問題
建立時間違反與保持時間違反的修正方式有何不同？
建立時間違反可透過降低時脈頻率、加速或重新架構邏輯，或增加管線級數來修正。保持時間違反與頻率無關，因此要在短路徑上加入緩衝器以增加延遲來修正。
時脈偏移會影響建立時間還是保持時間？
兩者都會，且方向相反。正偏移（擷取時脈較晚抵達）有利於建立時間、不利於保持時間；負偏移則相反。
時序分析中的餘裕（slack）是什麼？
餘裕就是時序上的裕度：要求時間減去實際抵達時間。餘裕為正表示通過檢查；餘裕為負即為違反。
相關術語
半導體計算工具
每片晶圓晶粒數與良率計算器由晶圓直徑、晶粒尺寸與缺陷密度計算晶粒數、良率與每顆良品成本微影解析度與焦深計算器由波長、NA 與 k1 求解析度（半間距）、焦深與間距分割數MOSFET I-V 特性（ID–VDS）改變 Vth、W/L 與 λ，查看 ID–VDS 曲線與工作點：操作區、ID、gm 與 ro測驗題組產生器選擇主題與題數，即可取得可分享的測驗連結，適合課堂與教育訓練使用接面溫度與熱阻計算器由功耗與熱阻計算接面溫度、與 Tj(max) 的裕度及最大功率記憶體頻寬計算器由傳輸速率與匯流排寬度計算 DDR、LPDDR、GDDR 與 HBM 的峰值頻寬及有效頻寬ADC SNR 與有效位元數（ENOB）由解析度、時脈抖動與過取樣計算 ADC 的 SNR 與有效位元數阿姆達爾定律與平行加速比依阿姆達爾定律與古斯塔夫森定律，由平行比例與處理器數計算加速比與平行效率快取位址分割與平均記憶體存取時間由快取容量、快取行大小與相聯度計算標籤、索引、偏移位元數及平均記憶體存取時間CMOS 功耗（動態與靜態）由活動因子、電容、電壓、頻率與漏電流計算動態與靜態功耗，以及 DVFS 後的功耗PN 接面的內建電位與空乏層寬度由摻雜濃度與逆向偏壓計算 PN 接面的內建電位、空乏層寬度、峰值電場與接面電容熱氧化層厚度（Deal-Grove 模型）以 Deal-Grove 模型由溫度、時間、乾式或濕式氣氛與晶面方位計算矽氧化層厚度與矽消耗量