由電源電壓、容許電壓漣波與負載電流的步階變化，計算電源分配網路（PDN）必須達到的阻抗。輸入去耦電容的電容值、ESR、ESL 與數量，即可看到阻抗隨頻率的變化，以及達到目標的範圍。
以此數量，阻抗在任何頻率都不會低於目標阻抗。
兩軸皆為對數刻度。藍線為 N 個電容並聯時的阻抗，虛線為目標阻抗，紅點標示自諧振頻率。
每個電容以 C、ESR 與 ESL 串聯建模，N 個相同電容並聯時為 (ESR + jωESL + 1/(jωC))/N。未包含電壓調節器（VRM）、電路板與封裝的電感、電源平面電容及晶粒上電容。ESR 與 ESL 取決於安裝方式與頻率，而陶瓷電容的電容值會隨直流偏壓與溫度下降，請確認製造商的資料。
其他輸入維持目前的值，只讓選擇的輸入在目前值的 1/4 到 4 倍之間變化時的結果。紅點是目前的值。
當負載電流以 ΔI 步階變化時，阻抗為 Z 的供電路徑會使電壓變動約 Z·ΔI。要將其控制在容許漣波內，阻抗必須在 Zt = V × ripple / ΔI 以下。以預設值 1.0 V、5%、10 A 計算，Zt = 1.0 × 0.05 / 10 = 5 mΩ。若為 0.75 V、3%，電流同樣為 10 A，Zt 為 2.25 mΩ。在功率固定時，電壓越低電流越大，因此目標阻抗隨電壓的平方下降，使低電壓、大電流晶片的供電變得困難。
實際的電容器除了電容之外，還有等效串聯電阻（ESR）與等效串聯電感（ESL）。其阻抗在低頻由 1/(2πfC) 決定，在高頻由 2πf·ESL 決定；在自諧振頻率 1/(2π√(LC)) 時兩者抵消，只剩下 ESR。以預設的 1 µF、0.5 nH 計算，自諧振約在 7.12 MHz，此時 10 個並聯為 10 mΩ / 10 = 1 mΩ。從約 2.76 MHz 到 18.4 MHz，阻抗都低於 5 mΩ 的目標。
將 N 個相同電容並聯，會使所有頻率下的阻抗都除以 N。在預設值下，滿足 ESR/N ≤ Zt 的最少數量為 2，但兩個電容只在單一自諧振點剛好碰到 5 mΩ。上限主要由 ESL/N 決定：將電容值提高到 10 µF，上限幾乎不變，約為 15.9 MHz，只會使下限降到約 318 kHz。將 ESL 減半為 0.25 nH，上限則延伸到約 34.2 MHz。在高頻，降低電感比增加電容更重要。
實際的 PDN 會將頻率範圍分配給各個元件：低頻由電壓調節器（VRM）與大容量電容負責，其次是電路板上的陶瓷電容、封裝電容與晶粒上電容。本工具僅模擬單一種類的電容。將不同容值的電容並聯時，較大電容的 ESL 與較小電容的電容可能形成並聯諧振，也就是阻抗急劇升高的反諧振。這是 PDN 設計的主要陷阱，因此設計會以包含電源平面電容與互連的分析加以驗證。
正確答案：B. 抑制電源電壓的變動（雜訊），並針對急遽的電流變化供應電荷
LSI會因運作而使電源電流急遽變化，由於電源配線的電感L，會產生L·di/dt的電壓變動。在晶片附近放置去耦電容後，針對急遽的電流變化，電容會供應電荷，抑制電源電壓的波動。各頻率範圍有效的位置不同，因此會在晶片內、封裝、基板上分別配置大小不同的電容。放大訊號並非其作用。
正確答案：C. 為了減小佈線電感，抑制急遽電流變化所造成的電源電壓變動
數位電路在每次時脈時都會在短時間內從電源汲取大電流。從電源到IC的佈線有電感L，對電流變化會產生 L × di/dt 的電壓降。例如在2 nH的佈線上有0.1 A/ns的電流變化時，電源電壓會下降多達0.2 V。將電容放在腳位附近，就能由電容以較短的路徑供應這個電流。佈線長度並不會改變電容值本身，問題在於路徑的電感。
正確答案：B. 變小
電容的阻抗為 1/(2πfC)，頻率越高越小。直流（f = 0）不通過，頻率越高越容易通過。例如0.1 µF在1 kHz時約為1.6 kΩ，在10 MHz時約為0.16 Ω。利用此特性，用作放在IC電源端子旁、將高頻雜訊導向接地的旁路電容，以及濾波器。不過實物因寄生電感，在高頻時阻抗反而會上升。
正確答案：B. 1 / (2π√(LC))
LC電路在線圈的電抗2πfL與電容的電抗1/(2πfC)相等的頻率發生諧振，f = 1/(2π√(LC))。例如 L = 10 µH、C = 100 pF 時約為5 MHz。串聯諧振時阻抗最小，並聯諧振時阻抗最大。用於收音機的選台（調諧）、LC振盪器、濾波器，以及無線供電與RFID的天線電路。
目標是在負載電流變化所含的頻率範圍內滿足。低頻由調節器（VRM）的控制迴路負責，其上依序由大容量電容、陶瓷電容，以及封裝與晶粒上電容接手。在高頻，封裝電感會使電路板上的電容失去作用，因此必須由晶粒上電容承擔負載。
較低的 ESR 會降低自諧振時的阻抗，但 ESR 過低會使不同電容之間的反諧振峰，以及與電源平面的諧振變得更尖銳、更高。因此設計上有時會藉由適度的 ESR 來抑制諧振，或刻意採用 ESR 較高的電容。
在高頻 ESL 占主導，因此可將 ESL 除以 N 的多個並聯電容往往較佳。不過每個電容也會加上自身走線與導通孔的電感，因此將電源與接地導通孔靠近配置等佈局細節很重要。請在本工具中改變 N 與 ESL，觀察範圍上限如何移動。