Consommation d’un circuit CMOS (dynamique et statique)
Saisissez le facteur d’activité, la capacité totale commutée, la tension d’alimentation, la fréquence d’horloge et le courant de fuite pour calculer la consommation dynamique et statique d’un circuit CMOS. Vous pouvez aussi voir de combien la puissance totale diminue lorsque le DVFS abaisse la tension et la fréquence dans la même proportion.
Résultats
Puissance dynamique αCV²f
–
Puissance statique Ileak × V
–
Puissance totale
–
Part statique
–
Puissance totale après DVFS
–
Puissance après DVFS (% de l’original)
–
La puissance dynamique vaut P = αCV²f, où α est la probabilité, par cycle d’horloge, qu’un nœud passe de 0 à 1 (les ouvrages qui définissent α comme la fraction de toutes les transitions écrivent ½αCV²f). La puissance statique est estimée par Ileak × V ; dans l’estimation DVFS, le courant de fuite lui-même est supposé indépendant de la tension, de sorte que seul le facteur × V varie. La puissance de court-circuit n’est pas prise en compte.
Voir sous forme de graphique
Les autres entrées gardent leur valeur actuelle tandis que l'entrée choisie varie de 1/4 à 4 fois sa valeur actuelle. Le point rouge est la valeur actuelle.
Ce que signifie αCV²f
Chaque fois que la sortie d’une porte CMOS passe de 0 à 1, la capacité de charge C prélève une énergie CV² sur l’alimentation. La moitié est dissipée en chaleur dans le pMOS pendant la charge, et la moitié stockée dans la capacité est dissipée dans le nMOS lors de la transition suivante de 1 à 0. Si α est la probabilité d’une transition de 0 à 1 par cycle d’horloge, la puissance dynamique vaut P = αCV²f. Avec les valeurs par défaut α = 0,1, C = 1 nF, V = 1,0 V et f = 2 GHz, P = 0,1 × 10⁻⁹ × 1² × 2 × 10⁹ = 0,2 W.
La puissance statique et sa part
Même lorsque les transistors sont bloqués, du courant continue de circuler : courant sous le seuil, courant tunnel à travers le diélectrique de grille mince et fuite de jonction. La puissance statique qui en résulte est estimée ici par Ileak × V. Avec les valeurs par défaut, elle vaut 100 mA × 1,0 V = 0,1 W, soit 33,3 % du total de 0,3 W. Le courant sous le seuil croît exponentiellement lorsque la tension de seuil diminue et augmente fortement avec la température. Comme la miniaturisation a fait baisser les tensions de seuil, la puissance statique est devenue une part importante du total.
Pourquoi le DVFS économise autant
Abaisser la tension d’alimentation ralentit la logique ; une fréquence plus basse permet donc une tension plus basse. Réduire les deux d’un facteur s multiplie par s³ la puissance dynamique, qui varie comme V²f. À 80 % avec les valeurs par défaut, la puissance dynamique est multipliée par 0,8³ = 0,512 et tombe à environ 0,102 W, et la puissance statique à 0,08 W, pour un total de 0,1824 W, soit 60,8 % de l’original. Une tâche donnée prend toutefois 1/s fois plus de temps, si bien que son énergie dynamique ne diminue que d’un facteur s². Lorsque la puissance statique est importante, fonctionner lentement gaspille aussi davantage d’énergie de fuite.
Comment les conceptions réduisent la consommation
Chaque terme de la formule correspond à une technique d’économie d’énergie. Le clock gating coupe l’horloge de la logique inactive et réduit α ; des fils plus courts et des transistors plus petits réduisent C. La tension intervient au carré : c’est elle qui a le plus d’effet, et le DVFS, qui ajuste la tension et la fréquence à la charge, est largement utilisé. Pour la puissance statique, la coupure d’alimentation (power gating) éteint les blocs inactifs, et des transistors à seuil élevé sont utilisés sur les chemins qui n’ont pas besoin de vitesse. L’impossibilité d’abaisser davantage la tension de seuil sans fuite excessive est l’une des principales raisons pour lesquelles les tensions d’alimentation ont cessé de baisser.
BLa proportion de signaux qui commutent par cycle d'horloge (taux d'activité)
CLa température de la puce
Afficher la réponse et l'explication
Réponse : B. La proportion de signaux qui commutent par cycle d'horloge (taux d'activité)
La consommation dynamique est la puissance utilisée pour charger et décharger les capacités des interconnexions et des portes. C est la capacité des parties qui commutent, V la tension d'alimentation, f la fréquence d'horloge, et α le taux d'activité, c'est-à-dire la proportion de signaux qui commutent pendant un cycle d'horloge. Les parties dont les données ne changent pas ou dont l'horloge est arrêtée ne commutent pas : réduire α est donc aussi un moyen important d'économiser l'énergie.
En substituant les valeurs dans P = αCV²f : 0,1 × 1×10⁻⁹ F × (1 V)² × 1×10⁹ Hz = 0,1 W. Le nano (10⁻⁹) de la capacité et le giga (10⁹) de la fréquence se compensent, ce qui simplifie le calcul. Dans une puce réelle, la capacité commutée croît proportionnellement à la taille du circuit, et la consommation dynamique totale peut atteindre quelques dizaines à quelques centaines de W.
ALa puissance est divisée par 8 et l'énergie par 4
BLa puissance et l'énergie sont toutes deux divisées par deux
CLa puissance est divisée par 4 et l'énergie ne change pas
Afficher la réponse et l'explication
Réponse : A. La puissance est divisée par 8 et l'énergie par 4
La puissance étant proportionnelle à V²f, diviser V et f par deux donne (1/2)² × 1/2 = 1/8. Le temps de calcul doublant, l'énergie vaut 1/8 × 2 = 1/4. Comme l'énergie d'une commutation est proportionnelle à CV², considérer que l'énergie dépend du carré de la tension donne le même résultat. En pratique, la plage d'abaissement de la tension est limitée et la puissance statique existe aussi : la réduction n'est pas aussi idéale.
La consommation dynamique étant proportionnelle au carré de la tension, multiplier la tension par 0,9 multiplie la puissance par 0,9² = 0,81, soit une baisse d'environ 19 %. Même une faible variation de tension a un effet important sur la puissance : abaisser la tension est l'un des moyens d'économie d'énergie les plus efficaces. Toutefois, les circuits ralentissant à basse tension, il faut l'abaisser dans la limite de la vitesse requise ; le faire en fonction de la charge, c'est le DVFS.
Questions fréquentes
De combien la puissance dynamique baisse-t-elle si la tension d’alimentation diminue de 10 % ?
La puissance dynamique varie comme le carré de la tension : à fréquence égale, elle est multipliée par 0,9² = 0,81, soit une baisse d’environ 19 %. Si la fréquence baisse aussi de 10 %, elle est multipliée par 0,9³ ≈ 0,73, soit une baisse d’environ 27 %.
Quelle formule est correcte : P = αCV²f ou P = ½αCV²f ?
Les deux, avec des définitions différentes de α. Si α est la probabilité d’une transition de 0 à 1 par cycle d’horloge, P = αCV²f. Si α compte à la fois les transitions montantes et descendantes, chacune dissipe ½CV², d’où P = ½αCV²f. Vérifiez quelle définition un exercice utilise.
Comment réduire la puissance statique ?
La coupure d’alimentation (power gating) des blocs inactifs, l’utilisation de transistors à seuil élevé, l’abaissement de la tension d’alimentation et le maintien de la puce à plus basse température y contribuent. Le clock gating réduit la puissance dynamique mais ne diminue pas le courant de fuite.