Saisissez le débit de transfert par broche, la largeur du bus de données et le nombre de DIMM, de puces ou de piles pour obtenir la bande passante mémoire crête. Ajoutez un facteur d’efficacité pour obtenir une estimation approximative de la bande passante réellement utilisable. Les normes courantes sont disponibles en préréglages.
Résultats
Bande passante crête
–
Bande passante effective estimée
–
Débit par broche
–
Octets par nanoseconde
–
Comparaison des normes courantes (par unité)
Norme (unité)
MT/s
Largeur de bus (bits)
Bande passante crête
Valeurs crêtes par DIMM pour la DDR4 et la DDR5, par 64 bits pour la LPDDR5X, par puce pour la GDDR6 et par pile pour la HBM3. Les débits sont des classes de vitesse typiques de chaque norme ; il existe aussi des composants plus rapides et plus lents.
Voir sous forme de graphique
Les autres entrées gardent leur valeur actuelle tandis que l'entrée choisie varie de 1/4 à 4 fois sa valeur actuelle. Le point rouge est la valeur actuelle.
Comment fonctionne la formule de bande passante
La bande passante mémoire crête est le nombre de transferts que chaque broche de données effectue par seconde (le débit de transfert) multiplié par le nombre de broches (la largeur de bus), divisé par 8 pour convertir les bits en octets. La mémoire DDR (double data rate) transfère les données sur les fronts montant et descendant de l’horloge ; le débit de transfert est donc le double de la fréquence d’horloge. La DDR4-3200 fonctionne avec une horloge de 1 600 MHz pour 3 200 MT/s. Sur un bus de 64 bits, cela donne 3 200 × 64 ÷ 8 = 25 600 MB/s, soit 25,6 GB/s. Confondre MHz et MT/s divise ou multiplie le résultat par deux.
Bande passante crête et bande passante soutenue
La bande passante crête est le plafond théorique, avec des données transférées à chaque cycle. Une DRAM réelle perd du temps à cause du rafraîchissement, qui entretient la charge stockée, des conflits de banque, lorsqu’une nouvelle ligne doit être ouverte dans une banque occupée, et du retournement lecture/écriture lorsque le bus change de sens. La bande passante soutenue est donc inférieure à la crête. Elle dépend fortement du motif d’accès, mais environ 60 à 90 % de la crête est un repère approximatif courant : plus élevé pour des lectures séquentielles continues, plus faible pour des accès aléatoires et des lectures et écritures mélangées.
Large et lent, ou étroit et rapide
La bande passante vient soit de broches plus nombreuses, soit de broches plus rapides. La GDDR6 pilote un bus étroit de 32 bits par puce à 16 Gb/s par broche, soit 64 GB/s par puce. La HBM3 relie au contraire une pile de dies DRAM par un bus très large de 1 024 bits ; à un modeste 6,4 Gb/s par broche, une seule pile atteint environ 819 GB/s. Les connexions courtes de la HBM consomment moins d’énergie par bit, mais elle exige un packaging coûteux, comme un interposeur en silicium. La GDDR se monte sur une carte ordinaire, mais ses signaux rapides compliquent le routage et la conception de l’alimentation.
Le mur de la mémoire et le modèle roofline
Le mur de la mémoire est l’écart qui se creuse lorsque la puissance de calcul des processeurs progresse plus vite que la bande passante et la latence de la mémoire. Les programmes qui effectuent peu de calculs par octet déplacé laissent les unités de calcul inactives en attente de données ; c’est alors la bande passante qui fixe leur vitesse. Le modèle roofline le traduit : la performance atteignable est le minimum entre la puissance de calcul crête et la bande passante × l’intensité arithmétique (opérations par octet). Avec 100 GB/s et une opération par octet, par exemple, la performance ne peut dépasser 100 milliards d’opérations par seconde. Réutiliser les données dans les caches pour augmenter l’intensité arithmétique est le moyen fondamental d’atténuer la limite de bande passante.
La bande passante crête vaut nombre de transferts × largeur du bus : 3200 × 10⁶ transferts/s × 8 octets = 25,6 GB/s. Le nom « DDR4-3200 » indique le nombre de transferts (MT/s), et la désignation du module « PC4-25600 » la bande passante (MB/s). En pratique, le rafraîchissement, les changements de rangée et les basculements lecture/écriture créent des attentes, et la bande passante effective est souvent d'environ 70 à 80 % de la crête.
La puissance de calcul des processeurs a connu des périodes de croissance de plus de 50 % par an, alors que la latence d'accès DRAM, de quelques dizaines de ns, ne s'est presque pas améliorée, si bien que le processeur attend les données pendant des centaines de cycles. C'est le memory wall. Les remèdes comprennent les caches multiniveaux, l'accès mémoire parallèle, le préchargement, les mémoires à large bande passante comme la HBM et le traitement en mémoire (processing-in-memory), qui calcule près de la mémoire.
La bande passante s’obtient en divisant la quantité de données en cours de traitement par la latence (loi de Little). Avec un seul défaut, 64 B ÷ 100 ns = 0.64 GB/s ; avec 10 défauts simultanés, 10 × 64 B ÷ 100 ns = 6.4 GB/s. Pour exploiter pleinement la bande passante de la mémoire principale, il ne suffit pas de réduire la latence : le parallélisme au niveau mémoire, qui traite simultanément de nombreux défauts, est indispensable. 0.64 GB/s reste la valeur pour un seul défaut, et 0.064 GB/s divise au contraire par 10.
Questions fréquentes
Quelle est la bande passante de la DDR4-3200 ?
3 200 MT/s × 64 bits ÷ 8 = 25,6 GB/s. C’est la crête pour un canal de 64 bits (un DIMM) ; deux canaux donnent 51,2 GB/s. La bande passante utilisable est plus faible.
Quelle est la différence entre MT/s et MHz ?
Le MHz mesure la fréquence d’horloge, tandis que le MT/s compte des millions de transferts de données par seconde. La mémoire DDR transfère sur les deux fronts d’horloge ; la valeur en MT/s est donc le double de la fréquence d’horloge. La DDR4-3200 utilise une horloge de 1 600 MHz.
Pourquoi un DIMM DDR5 est-il divisé en deux canaux ?
Un DIMM DDR5 comporte deux sous-canaux indépendants de 32 bits (sans ECC). La largeur totale reste de 64 bits comme en DDR4, mais ces unités plus petites et indépendantes permettent davantage de requêtes simultanées, ce qui tend à améliorer l’efficacité effective. Un DIMM DDR5-6400 atteint une crête de 51,2 GB/s.