Nederlands
Menu

nMOS versus pMOS: dragers, mobiliteit, drempelspanning en CMOS

nMOS en pMOS zijn MOSFET's waarbij respectievelijk elektronen en gaten door het kanaal stromen; alle spanningsrichtingen zijn omgekeerd. Een nMOS schakelt in wanneer de gate hoger is dan de source, een pMOS wanneer de gate lager is dan de source. In silicium is de mobiliteit van elektronen ongeveer 2–3 keer die van gaten, dus bij gelijke afmetingen kan een nMOS meer stroom voeren. In CMOS-schakelingen trekt de nMOS de uitgang naar massa en de pMOS naar de voeding, en wordt de gatebreedte van de pMOS groter gemaakt om het stuurvermogen gelijk te trekken.

KenmerknMOSpMOS
Structuurn⁺-source en -drain in een p-type substraat of p-wellp⁺-source en -drain in een n-well
Ladingsdragers in het kanaalElektronenGaten
Mobiliteit (inversielaag in silicium)Hoog. Ongeveer 2–3 keer die van gatenLaag
Drempelspanning (enhancement-type, t.o.v. source)Positief (bijv. +0,3 V)Negatief (bijv. −0,3 V)
Voorwaarde om in te schakelenVGS > Vth. De gate hoger maken dan de sourceVGS < Vth (negatief). De gate minstens |Vth| lager maken dan de source
Aansluiting van de source in CMOSAan de massakantAan de voedingskant (VDD)
Rol in CMOSPull-down. Trekt de uitgang naar massa. In NAND in serie, in NOR parallelPull-up. Trekt de uitgang naar de voeding. In NAND parallel, in NOR in serie
Waarde die als schakelaar goed wordt doorgegevenGeeft 0 goed door. Een 1 stijgt maar tot ongeveer VDD − VthGeeft 1 goed door. Een 0 daalt maar tot ongeveer |Vth|
Gatebreedte voor gelijk stuurvermogenReferentie (1×)Basisregel: ongeveer 2–3 keer die van de nMOS
Rek die de mobiliteit verhoogtTrekrek (stress-liners, Si:C-source/drain enz.)Drukrek (SiGe-source/drain enz.)
Typische degradatiePBTI (een probleem bij high-k/metal gate)NBTI

De getalswaarden zijn typische ordegroottes en variëren per procesgeneratie en product.

Wanneer welke variant?

nMOS
Om de uitgang naar massa te trekken. Het pull-downnetwerk in CMOS, schakelaars die 0 doorgeven, schakelaars aan de kant die stroom opneemt enz.
pMOS
Om de uitgang naar de voeding te trekken. Het pull-upnetwerk in CMOS, schakelaars die 1 doorgeven, schakelaars aan de voedingskant (high-side-schakelaars) enz.
Combinatie
In CMOS worden beide als paar gebruikt; in de stationaire toestand staat altijd een van beide uit, zodat er vrijwel geen statische stroom loopt. Een transmissiepoort met een nMOS en een pMOS parallel geeft zowel 0 als 1 goed door.

Veelgestelde vragen

Waarom is in CMOS de gatebreedte van de pMOS groter dan die van de nMOS?

Omdat de mobiliteit van gaten ongeveer 1/2–1/3 van die van elektronen is, zodat een pMOS bij gelijke afmetingen minder stroom voert. Als de pMOS ongeveer 2–3 keer zo breed wordt gemaakt als de nMOS, worden de stijg- en daalvertragingen gelijk en ligt de logische drempel van de inverter op ongeveer de helft van de voedingsspanning.

Waarom is de drempelspanning van een pMOS negatief?

Omdat bij een pMOS een inversielaag van gaten aan het oppervlak van de n-well moet ontstaan, en daarvoor moet de gate op een lagere spanning dan de source staan. Om verwarring over het teken te vermijden, wordt in het ontwerp vaak de absolute waarde |Vth| vergeleken.

Waarom worden logische schakelingen niet alleen met nMOS gebouwd?

Omdat in een schakeling met alleen nMOS voortdurend stroom door een weerstand of belastingselement loopt wanneer de uitgang 1 is, waardoor het statische vermogen groot wordt. In CMOS, dat nMOS en pMOS combineert, staat in de stationaire toestand altijd een van beide uit en loopt deze stroom vrijwel niet.

Is het verschil tussen nMOS en pMOS ook in geavanceerde processen nog 2–3 keer?

Het verschil is flink kleiner geworden, omdat de mobiliteit van de pMOS wordt verhoogd met drukrek via SiGe-source/drain en bij FinFET's een kristalvlak als kanaal wordt gebruikt waarin gaten gemakkelijk stromen. Toch worden bij het celontwerp de afmetingen bepaald met het verschil in stuurvermogen tussen beide in gedachten.

Test uw begrip

Bij gelijke afmetingen heeft een nMOS doorgaans een grotere aandrijfstroom dan een pMOS. Wat is de belangrijkste reden?

  1. AOmdat de gate-oxide van de nMOS altijd dikker is
  2. BOmdat een pMOS geen gate-elektrode heeft
  3. COmdat de mobiliteit van elektronen in het kanaal groter is dan die van gaten
Antwoord en toelichting tonen

Antwoord: C. Omdat de mobiliteit van elektronen in het kanaal groter is dan die van gaten

In een nMOS vloeien elektronen door het kanaal en in een pMOS gaten; in de inversielaag van silicium is de mobiliteit van elektronen ongeveer 2 tot 3 keer die van gaten, dus bij gelijke afmetingen kan een nMOS meer stroom voeren. In CMOS wordt dit in balans gebracht door de gatebreedte van de pMOS groter te maken. In geavanceerde processen wordt de mobiliteit van de pMOS verhoogd met drukspanning door SiGe, en bij FinFET's vormt het (110)-vlak, waarin gaten gemakkelijk stromen, soms de zijwand van de fin, zodat het verschil sterk is verkleind.

Welke vergelijking tussen de mobiliteit van elektronen en gaten in silicium is juist?

  1. ADe mobiliteit van elektronen is groter
  2. BDe mobiliteit van gaten is groter
  3. CBeide zijn altijd gelijk
Antwoord en toelichting tonen

Antwoord: A. De mobiliteit van elektronen is groter

In silicium bedraagt bij kamertemperatuur en lage dotering de mobiliteit van elektronen ca. 1400 cm²/V·s en die van gaten ca. 450 cm²/V·s, dus elektronen zijn ca. 3 keer groter. De belangrijkste reden is de grotere effectieve massa van gaten. Daarom kan bij dezelfde afmetingen een nMOS een grotere stroom voeren, en wordt in CMOS standaard de gatebreedte van de pMOS 2 tot 3 keer die van de nMOS gemaakt om de aandrijfkracht gelijk te trekken. In geavanceerde processen wordt de mobiliteit van pMOS verhoogd door compressieve spanning met SiGe.

Welk ontwerp is juist om de logische drempelspanning van een CMOS-inverter op ongeveer de helft van de voedingsspanning te brengen?

  1. ADe nMOS weglaten
  2. BDe voedingsspanning op 0 V zetten
  3. CDe gatebreedte van de pMOS groter maken dan die van de nMOS, zodat de aandrijfvermogens van pMOS en nMOS in balans zijn
Antwoord en toelichting tonen

Antwoord: C. De gatebreedte van de pMOS groter maken dan die van de nMOS, zodat de aandrijfvermogens van pMOS en nMOS in balans zijn

Omdat de mobiliteit van gaten kleiner is dan die van elektronen, is het aandrijfvermogen van de pMOS bij gelijke afmetingen lager en verschuift de logische drempel naar de aardzijde. Als de gatebreedte van de pMOS 2 tot 3 keer die van de nMOS wordt gemaakt zodat de aandrijfvermogens gelijk zijn, ligt de logische drempel op ongeveer de helft van de voedingsspanning, zijn de ruismarges boven en onder gelijk en zijn ook de vertragingen bij stijgende en dalende flank gelijk. Omdat oppervlak en ingangscapaciteit toenemen, wordt bij snelheidsgerichte schakelingen de verhouding soms bewust kleiner gekozen.

  1. Wat is het teken van de drempelspanning (met de source als referentie) van een enhancement-type p-kanaal MOSFET?
  2. Welke ladingdragers voeren de stroom in het kanaal van een n-kanaal MOSFET?
  3. Hoe zijn de transistors van een CMOS 2-ingangs NAND-poort juist verbonden?

Oefenvragen over MOSFET

Belangrijke termen uitgelegd

CMOS
Circuitstijl waarin nMOS en pMOS complementair worden gecombineerd. In de statische toestand loopt vrijwel geen doorschietstroom, waardoor het vermogensverbruik laag is.
Mobiliteit
Maat voor hoe gemakkelijk ladingdragers bewegen in een elektrisch veld. In silicium is de mobiliteit van elektronen groter dan die van gaten.
Drempelspanning (threshold voltage)
De gatespanning waarbij in een MOSFET het kanaal (inversielaag) ontstaat en er stroom begint te lopen. Genoteerd als Vth.
Transmissiepoort (transmission gate)
Analoge schakelaar met een nMOS en een pMOS parallel geschakeld. De nMOS geleidt 0 goed en de pMOS 1, zodat beide waarden zonder spanningsverlies worden doorgegeven.

Verwante vergelijkingen