Wat is Drempelspanning (threshold voltage)?

De gatespanning waarbij in een MOSFET het kanaal (inversielaag) ontstaat en er stroom begint te lopen. Genoteerd als Vth.

Japanse benaming: しきい値電圧

“Drempelspanning (threshold voltage)” komt voor in 70 oefenvragen uit 21 onderwerpen, bijv. MOSFET, Geavanceerde transistoren (FinFET, GAA), SRAM en flashgeheugen.

Doorsnede van een n-kanaals MOSFET (ingeschakeld) p-type substraat Source n⁺ Drain n⁺ Gate VGS > Vth Elektroneninversielaag (kanaal) Gatediëlektricum
Doorsnede van een n-kanaals MOSFET (ingeschakeld) · Bekijken in het figurenoverzicht

Vakgebied: MOSFET

Nu oefenen: vragen over Drempelspanning (threshold voltage)

Welke voorwaarde is juist om een n-kanaal MOSFET van het enhancement-type aan (geleidend) te laten staan? (VGS: gate-sourcespanning, Vth: drempelspanning)

  1. AVGS is 0 V
  2. BVGS is groter dan Vth
  3. CVGS is een negatieve spanning
Antwoord en toelichting tonen

Antwoord: B. VGS is groter dan Vth

Bij een enhancement-nMOSFET worden, wanneer een positieve spanning groter dan Vth op de gate wordt gezet, elektronen naar het oppervlak van het p-type substraat getrokken en ontstaat een inversielaag (kanaal), zodat stroom tussen source en drain loopt. Bij VGS = 0 V is er geen kanaal en is de transistor uit, dus ook bij een zwevende gate loopt nauwelijks stroom (normally-off), wat veilig is voor logische schakelingen en vermogenstoepassingen. Vth is in geavanceerde logica gewoonlijk 0,2 tot 0,4 V en bij vermogenscomponenten ongeveer 1 tot 4 V.

Waaraan is de drainstroom ID ongeveer evenredig wanneer een lang-kanaal MOSFET in het verzadigingsgebied werkt? (VGS: gate-sourcespanning, Vth: drempelspanning)

  1. AHet kwadraat van (VGS − Vth)
  2. BVGS − Vth
  3. CDe inverse van VGS
Antwoord en toelichting tonen

Antwoord: A. Het kwadraat van (VGS − Vth)

In het verzadigingsgebied van een lang-kanaal MOSFET geldt ID = (1/2)μCox(W/L)(VGS − Vth)², dus de drainstroom is evenredig met het kwadraat van (VGS − Vth) (kwadratische wet). VGS − Vth heet de overdrive-spanning en is een basisparameter bij analoog ontwerp. Bij korte kanalen nadert de afhankelijkheid door snelheidsverzadiging de eerste macht, en vanwege mobiliteitsdegradatie en parasitaire weerstanden treden verdere afwijkingen op, zodat bij het feitelijke ontwerp nauwkeurige modellen zoals BSIM worden gebruikt.

“Drempelspanning (threshold voltage)” in de toelichting

Vragen met “Drempelspanning (threshold voltage)” (70)

  1. Welke voorwaarde is juist om een n-kanaal MOSFET van het enhancement-type aan (geleidend) te laten staan? (VGS: gate-sourcespanning, Vth: drempelspanning)
  2. Waaraan is de drainstroom ID ongeveer evenredig wanneer een lang-kanaal MOSFET in het verzadigingsgebied werkt? (VGS: gate-sourcespanning, Vth: drempelspanning)
  3. Wat gebeurt er met de drempelspanning van een n-kanaal MOSFET wanneer het substraat (body) een negatieve spanning ten opzichte van de source krijgt (substraatvoorspanning)?
  4. Welk ontwerp is juist om de logische drempelspanning van een CMOS-inverter op ongeveer de helft van de voedingsspanning te brengen?
  5. Wat is het teken van de drempelspanning (met de source als referentie) van een enhancement-type p-kanaal MOSFET?
  6. Welk algemeen gevolg is juist wanneer de drempelspanning van een MOSFET wordt verlaagd?
  7. Wat gebeurt er in het algemeen met de absolute waarde van de drempelspanning van een MOSFET als de temperatuur stijgt?
  8. Wat gebeurt er met de drempelspanning als de onzuiverheidsconcentratie van het kanaalgebied (p-type substraat) van een nMOSFET wordt verhoogd?
  9. Wat gebeurt er in het algemeen met de grootte van de drempelspanning van een nMOSFET als de gate-isolator dikker wordt gemaakt zonder andere condities te wijzigen?
  10. Welke voorwaarde voor 'sterke inversie' wordt in het algemeen gebruikt bij de definitie van de drempelspanning van een MOSFET? (φF: Fermi-potentiaal)
  11. Hoe heet het verschijnsel in NAND-flash waarbij, als hetzelfde blok vele malen wordt gelezen, de drempelspanning van niet-gelezen cellen geleidelijk verandert?
  12. Hoeveel toestanden van de drempelspanning moet één cel van QLC-NAND-flashgeheugen (4 bits per cel) onderscheiden?
  13. Wat gebeurt er met de drempelspanning van de cel wanneer bij het wissen van flashgeheugen elektronen uit bijvoorbeeld de floating gate worden getrokken?
  14. Welke methode in NAND-flash schrijft door herhaaldelijk schrijfpulsen met geleidelijk verhoogde spanning toe te passen en telkens de drempelspanning te controleren?
  15. Wat is de juiste reden dat bij multi-level-NAND-flash (MLC of TLC) de bitpatronen die aan naburige toestanden van de drempelspanning worden toegewezen zo worden gekozen dat ze slechts in 1 bit verschillen?

Verwante termen

Mobiliteit Grensvlaktoestanden (interface traps) FinFET SLC (single-level cell) TLC (triple-level cell) Numerieke apertuur (NA) Uitputtingslaag (depletion layer) NBTI Via Inversielaag

Naar de woordenlijst