成膜とは? CVD・PVD・ALDの違いと薄い膜のつけ方
成膜(せいまく)は、シリコンのウエハの表面に、ごく薄い膜をつける工程です。チップは、電気を通さない膜・通す膜・半導体の膜を何層も重ねて作ります。つけ方には、ガスを反応させるCVD、原子をはじき飛ばすPVD、ごく薄く少しずつ重ねるALDなどがあります。膜の材料や形で使い分けます。
この記事でわかること
- チップが薄い膜の積み重ねでできている理由と、膜の薄さ
- 膜を「育てる」熱酸化と、膜を「積む」堆積の違い
- CVD・PVD(スパッタリング)・ALDのしくみと使い分け
- 深い溝や穴の中を、むらなく覆う難しさ
- 銅の配線をつくるめっき、削る・磨く工程との関係、装置を作る会社
前提知識: チップが「膜をつけ、光で模様を写し、削る」作業のくり返しで作られることを知っていると読みやすくなります。くわしくは「半導体チップはどうやって作られる?」で説明しています。
身近なところでは
スマホのチップの中は、平らな1枚の板ではありません。トランジスタというスイッチの上に、配線の層と、それを仕切る膜が何層も重なっています。その1枚1枚の膜をつくる工程が、成膜です。
半導体の工場では、英語の deposition(積もらせること)を縮めて「デポ」と呼ぶこともあります。ニュースでも「成膜装置」という言葉が出てきます。
なぜ薄い膜を重ねて作るのか
チップの膜は、役目で大きく3種類に分けられます。1つ目は、電気を通さない膜です。配線どうしや、トランジスタの部品どうしを仕切ります。2つ目は、電気をよく通す金属の膜で、配線になります。3つ目は半導体の膜で、トランジスタの一部などになります。
チップは、こうした膜を全面につけ、模様の形に加工する作業をくり返して作ります。層ごとに材料と形が違うので、成膜も層の数だけくり返します。
膜の中には、驚くほど薄いものがあります。トランジスタは、電圧をかける電極と電気の通り道とを、ごく薄い絶縁の膜で隔てています(「トランジスタとは?」)。インテルは2004年、「65 nm世代」と呼ぶ製造技術で、この膜の厚さを1.2 nmと発表しました。
nm(ナノメートル)は、100万分の1 mmです。1.2 nmは、インテルの2007年の説明では原子およそ5層分です。太さ約0.09 mmの髪の毛と比べると、約7万分の1です。もちろん、膜の厚さは役目によって大きく違います。
2つのつけ方: 膜を「育てる」か「積む」か
膜のつけ方は、大きく2つに分けられます。1つは、ウエハのシリコンそのものを変化させて、膜にする方法です。もう1つは、外から材料を運んで、表面に積もらせる方法です。後者を、堆積(たいせき)と呼びます。
前者の代表が熱酸化です。シリコンを酸素や水蒸気の中で、900〜1,200 ℃ほどの高温に熱します。すると表面のシリコンが酸素と結びつき、二酸化ケイ素(SiO₂)の膜に変わります。ガラスの主な成分と同じ物質で、電気を通しません。
熱酸化の膜は、ウエハのシリコンを材料にして育ちます。そのため膜の一部は、元の表面より下に食い込みます。カリフォルニア大学バークレー校の講義資料によると、膜の厚さの約44%は、もとのシリコンが変わった分です。
熱酸化の膜は、すき間が少なく、シリコンとの境目もきれいです。ただし、材料のシリコンがある場所にしか作れません。金属の配線の上などには、この方法で膜をつけられません。また高い温度は、先に入れておいた不純物を広げてしまいます(「拡散とは?」)。
そこで、多くの膜は堆積でつけます。次から、その代表的な3つの方法を見ていきます。なお、酸素を使うか水蒸気を使うかの違いは「ドライ酸化とウェット酸化の違い」にまとめています。
CVD: ガスが熱い表面で反応する
CVDは、原料のガスをウエハの上で化学反応させ、できた固体を膜として積もらせる方法です。日本語では化学気相成長と言います。例えば、シリコンと水素でできたガス(シラン)を熱すると分解し、シリコンの膜が残ります。
反応は、主に熱いウエハの表面で起こります。ガスはウエハのまわりを動き回り、表面のくぼみにも入り込みます。そのため、段差のある表面でも、比較的そろった厚さで覆えます。電気を通さない膜の多くは、CVDでつけます。
熱だけで反応させるには、高い温度が必要な膜もあります。ガスをプラズマにすると、もっと低い温度で膜をつけられます。くわしくは「プラズマとは?」で説明しています。
PVD: 原子をはじき飛ばして積もらせる
PVDは、化学反応を使わずに、材料の原子をそのまま運んで積もらせる方法です。日本語では物理気相成長と言います。代表的なのがスパッタリングです。
空気を抜いた容器の中に、膜にしたい材料の板を置きます。この板をターゲットと呼びます。アルゴンのガスをプラズマにして、プラスの電気を帯びたアルゴンの粒をターゲットにぶつけます。たたかれたターゲットから原子がはじき出され、向かいのウエハに積もって膜になります。
スパッタリングは、金属の膜をつけるのに向いています。材料の板を替えれば、アルミニウムやチタンなど、さまざまな金属を扱えます。弱点は、原子がターゲットからほぼまっすぐ飛んでくることです。深い穴の奥の壁には、膜がつきにくくなります。材料を熱して蒸発させる方法との違いは「スパッタリングと真空蒸着の違い」へ。
ALD: ごく薄い層を1回ずつ重ねる
ALDは、2種類の原料のガスを、交互に流して膜をつける方法です。日本語では原子層堆積と言います。CVDの仲間ですが、2つのガスを同時には流しません。
まず1つ目のガスを流すと、その分子が表面にくっつきます。くっつける場所がふさがると、それ以上はくっつきません。反応が自然に止まるこの性質を「自己制限」と呼び、ALDのいちばんの特徴です。余ったガスは、次のガスを流す前に排気します。
次に2つ目のガスを流すと、表面についた1つ目と反応して、ごく薄い膜ができます。これを1サイクルとして、くり返すたびに膜が少しずつ厚くなります。例えば米国のビンガムトン大学の装置では、酸化アルミニウムが1サイクルで0.085 nmです。
名前は「原子層」ですが、1回でつくのは、原子1層分より薄いのがふつうです。分子どうしが場所を取り合い、すき間が残るためです。1回の厚さは、ガスや温度でも変わります。
自己制限があるので、ガスを多めに流しても、1サイクルでつく厚さはほぼ変わりません。ガスが届きさえすれば、深い穴の底でも、平らな面と同じ厚さになります。サイクルの回数で厚さを決められるのも強みです。代わりに時間がかかり、上の例なら10 nmの膜に100回以上のサイクルが必要です。
そこでALDは、特に薄く、精密さが要る膜に使います。代表が、トランジスタの電極と通り道を隔てる、あの薄い絶縁の膜です。インテルは2007年、この膜の材料を、二酸化ケイ素系からハフニウムを含む材料に替えました(High-k/メタルゲート)。こうした極薄の膜を、そろった厚さでつけるのにALDが使われます。
ALDの原理は、1960年代のソ連と1970年代のフィンランドで、別々に見いだされました。フィンランドのトゥオモ・スントラらは1974年に特許を出願し、薄型の表示装置づくりをめざしました。スントラは2018年、この業績でミレニアム技術賞を受けています。
深い溝や穴を、むらなく覆う
チップの表面は、平らではありません。配線を埋める溝や、上下の層をつなぐ穴が無数にあります。穴の深さが幅の何倍あるかを、アスペクト比と呼びます。細く深い穴ほど、アスペクト比が大きくなります。
溝の中に膜をつけるとき、上の平らな面と比べて、側面や底にどれだけの厚さでつくか。これをステップカバレッジと呼び、日本語では段差被覆性と言います。100%に近いほど、どこも同じ厚さで覆えていることを表します。
PVDでは、原子がほぼまっすぐ飛んでくるので、溝の口のまわりに厚くつき、奥の壁は薄くなります。口のふちが張り出して、入り口を先にふさいでしまうこともあります。すると中に空洞が残り、配線が細くなったり切れたりする原因になります。この空洞をボイドと呼びます。
穴が深くなるほど、むらなく覆うのは難しくなります。例えば、スマホのストレージに使う3D NANDでは、記憶する部分を縦に何層も積み、深い穴の壁に膜をつけます。こうした場所では、ALDのように奥まで同じ厚さでつく方法が重要になります。
結晶を引き継ぐ膜: エピタキシャル成長
CVDの膜の多くは、原子の並びがそろっていません。ところが条件を整えると、下のシリコンの原子の並びを引き継いで、きれいにそろった結晶の膜を育てられます。この方法をエピタキシャル成長と呼びます。
ウエハの表面に、性質を変えた結晶の層を作るときなどに使います。最先端のトランジスタでも、電流の出入り口などをこの方法で作ります。ふつうのCVDとの違いは「エピタキシャル成長とCVDの違い」へ。
銅の配線は「めっき」で埋める
チップの配線の金属は、長くアルミニウムでした。IBMは1997年、銅の配線を使ったチップを発表しました。IBMは、銅はアルミニウムより電気の抵抗が約40%小さいと説明しています。抵抗が小さいほど、信号の遅れや、配線で生まれる熱を減らせます(「抵抗とは?」)。
銅は、膜をつけてから削って形を作るのが難しい金属です。そこで先に、絶縁の膜に配線の形の溝を掘っておき、そこへ銅を埋め込みます。埋め込みには電解めっきを使います。銅を溶かした液にウエハを浸して電流を流し、表面に銅を少しずつ積もらせる方法です。
めっきの前には、銅が周りの膜へしみ出すのを防ぐ金属の薄い膜をつけます。続いて、めっきの電流を流すための、銅の薄い膜をつけます。どちらも、スパッタリングなどのPVDでつけるのが一般的です。このように、1本の配線にも、いくつもの成膜の方法が組み合わさっています。
めっきでは、溝からあふれるくらい銅をつけます。あふれた余分な銅は、表面を平らに磨いて取り除きます。溝を掘り、埋めて、磨いて配線を残すこの作り方を、ダマシン法と呼びます。削って形を作る方法との違いは「ダマシン法とエッチングで形づくる配線の違い」で比べられます。
膜をつける・削る・磨くは、ひと組
成膜だけでは、回路の形はできません。膜を全面につけたあと、光で模様を写し、いらない部分をガスや薬液で削って形にします(この削る工程をエッチングと呼びます)。
層を重ねると、表面に凹凸ができます。凹凸が残ると、次に模様を写すとき、ピントの合わない場所が出ます。そこで、膜を厚めにつけて凹凸を埋め、細かい研磨の粒を含む液とパッドで、表面を平らに磨きます。この磨く工程がCMPです。銅の配線で余分な銅を取り除くのも、この工程です。
つけた膜の厚さは、途中で測って確かめます。膜に光を当て、はね返った光の変化から厚さを求める装置などを使います(「分光エリプソメトリと分光反射率測定の違い」)。
だれが装置を作っている?
成膜の装置は、方法や膜の種類ごとに専用のものがあります。主なメーカーを、各社が自ら説明している内容(2026年10月時点)で挙げます。業界全体は「半導体製造装置とは?」で紹介しています。
- アプライド・マテリアルズ(米国): 製品の一覧に、ALD・CVD・PVDの装置を挙げています。
- ラムリサーチ(米国): 2025年度の年次報告書で、銅の配線を埋めるめっき装置などを説明しています。
- 東京エレクトロン(日本): 製品の一覧に、成膜装置を挙げています。
- ASM International(オランダ): 2025年9月の投資家向けの説明で、ALDで首位のシェアを保ったとしています。
- KOKUSAI ELECTRIC(日本): 多くのウエハをまとめて処理する、バッチ式の成膜装置などを紹介しています。
よくある誤解
誤解: 膜は、ペンキのように液体を塗ってつける
実際は、多くの膜は、ガスや、空気を抜いた容器の中を飛ぶ原子でつけます。液体を使うのは、銅のめっきや、ウエハを回して薬剤を薄く広げる塗り方など、一部です。日常で「膜」や「コーティング」というと、塗料を思い浮かべやすいことが誤解の理由です。
誤解: ALDがいちばん均一なので、全部ALDでつければよい
実際は、ALDは1サイクルで0.1 nm前後しか進まず、厚い膜には時間がかかりすぎます。厚い絶縁の膜はCVD、金属の膜の多くはPVDやめっき、と得意な方法を使い分けます。いちばん精密な方法なら、何にでも向いていると考えやすいことが誤解の理由です。
誤解: 酸化膜は、どれも上に積み増したもの
実際は、熱酸化の膜は、元の表面より下にも育ちます。同じ二酸化ケイ素でも、CVDで上に積んだ膜とは、でき方も性質も違います。どちらも「膜をつける」と言うので、同じ作り方に見えやすいことが誤解の理由です。
数字で見る
| 数字 | 何の数字か |
|---|---|
| 1.2 nm | インテルの「65 nm世代」のトランジスタの、電極の下の絶縁の膜の厚さ(2004年の発表)。原子およそ5層分 |
| 約44% | 熱酸化の膜の厚さのうち、もとのシリコンが変わった分(カリフォルニア大学バークレー校の講義資料) |
| 0.085 nm | ALDで、酸化アルミニウムの膜が1サイクルでつく厚さの一例(ビンガムトン大学の装置。条件で変わる) |
| 約40% | 銅の電気の抵抗が、アルミニウムより小さい割合(1997年に銅の配線のチップを発表したIBMの説明) |
原子数層分の膜を、直径300 mmのウエハの全面に、同じ厚さでつける。しかも細く深い穴の奥まで。成膜の難しさは、ここにあります。
もっと詳しく学ぶ
- 工程のやさしい解説: 「半導体チップはどうやって作られる?」「プラズマとは?」「半導体製造装置とは?」
- 違いを表で見る: 「CVDとPVDの違い」「ALDとCVDの違い」「LPCVDとPECVDの違い」「銅・コバルト・ルテニウム配線の違い」
- 数字で試す: 熱酸化の膜厚の計算ツールで、温度と時間を変えると酸化膜の厚さがどう変わるかを計算できます。