薄膜沉積是什麼？CVD、PVD、ALD的差異與成膜方法

生活中的例子

手機裡的晶片，並不是一片平平的板子。在叫做電晶體的開關上方，疊著好幾層導線，以及把導線隔開的膜。製作其中每一層膜的製程，就是成膜。

這道製程的英文是 deposition（沉積）。新聞裡也會出現「成膜設備」這樣的詞。

為什麼要把薄膜疊起來做？

晶片裡的膜，依照功能大致可分成3種。第1種是不導電的膜，用來隔開導線與導線、電晶體的各個部分。第2種是導電性好的金屬膜，用來當作導線。第3種是半導體的膜，會成為電晶體的一部分等。

晶片的做法，是先把這些膜鋪滿整面，再加工成圖案的形狀，然後一再重複。每一層的材料和形狀都不同，所以有幾層，成膜就要做幾次。

有些膜薄得驚人。電晶體用一層極薄的絕緣膜，把加電壓的電極和電流的通道隔開（「電晶體是什麼？」）。英特爾在2004年發表，在它稱為「65 nm世代」的製造技術中，這層膜厚1.2 nm。

nm（奈米）是百萬分之1 mm。依照英特爾2007年的說明，1.2 nm大約是5層原子。和粗約0.09 mm的頭髮相比，約為7萬分之1。當然，膜的厚度會因功能而有很大差異。

兩種做法：「長出」膜，還是「堆上」膜

形成薄膜的方法，大致分成兩類。一類是讓晶圓本身的矽起變化，變成膜。另一類是從外部送來材料，讓它堆積在表面上。後者稱為沉積。

前者的代表是熱氧化。把矽放在氧氣或水蒸氣中，加熱到約900～1,200 ℃的高溫。表面的矽就會和氧結合，變成二氧化矽（SiO₂）的膜。它和玻璃的主要成分是同一種物質，不導電。

熱氧化的膜，是以晶圓的矽為材料長出來的。因此膜有一部分會陷入原本表面的下方。根據加州大學柏克萊分校的課程講義，膜厚約44%是原有的矽轉變而成的。

熱氧化的膜縫隙少，和矽的交界也很乾淨。不過，只有在有矽可當材料的地方才能做出來。例如金屬導線的上方，就無法用這個方法形成膜。而且高溫會讓先前加入的雜質擴散開來（「擴散是什麼？」）。

因此，大多數的膜是用沉積形成的。接下來看看其中具代表性的3種方法。另外，使用氧氣或水蒸氣的差別，整理在「乾式氧化與濕式氧化的差異」。

CVD：氣體在高溫表面上反應

CVD（化學氣相沉積）是讓原料氣體在晶圓上發生化學反應，把生成的固體堆積成膜的方法。例如，由矽和氫組成的氣體（矽烷）受熱會分解，留下矽的膜。

反應主要發生在高溫的晶圓表面。氣體會在晶圓周圍四處移動，也會鑽進表面的凹處。所以即使表面有高低差，也能以比較一致的厚度覆蓋。大多數不導電的膜都是用CVD形成的。

有些膜如果只靠熱來反應，需要很高的溫度。把氣體變成電漿，就能在較低的溫度下成膜。詳細說明請見「電漿是什麼？」。

PVD：把原子撞出來，讓它堆積

PVD（物理氣相沉積）不使用化學反應，而是把材料的原子直接運送過去堆積起來。代表性的方法是濺鍍。

在抽掉空氣的腔體裡，放一塊想做成膜的材料板。這塊板子稱為靶材。把氬氣變成電漿，讓帶正電的氬粒子撞擊靶材。被撞擊的靶材會彈出原子，落在對面的晶圓上堆積成膜。

濺鍍適合用來形成金屬膜。只要換掉材料板，就能處理鋁、鈦等各種金屬。缺點是原子從靶材幾乎是直線飛過來。所以深孔底部附近的側壁，不容易附著膜。它和加熱材料使其蒸發的方法有何不同，請見「濺鍍與真空蒸鍍的差異」。

ALD：一次疊一層極薄的層

ALD（原子層沉積）是讓2種原料氣體輪流通入來形成膜的方法。它屬於CVD的一種，但2種氣體不會同時通入。

首先通入第1種氣體，它的分子會附著在表面上。可以附著的位置一旦被占滿，就不會再附著。反應自然停止的這種性質稱為「自我限制」（自限性），是ALD最大的特色。剩下的氣體，會在通入下一種氣體前抽走。

接著通入第2種氣體，它會和附著在表面的第1種氣體反應，形成極薄的膜。這樣算1個循環，每重複一次，膜就變厚一點。例如在美國賓漢頓大學的設備上，氧化鋁每個循環長0.085 nm。

名稱雖然叫「原子層」，但1次附著的厚度通常不到1層原子。因為分子之間會互相爭搶位置，留下縫隙。每次的厚度也會因氣體和溫度而改變。

因為有自我限制，即使多通一些氣體，每個循環長出的厚度也幾乎不變。只要氣體到得了，即使是深孔的底部，厚度也和平面一樣。可以用循環次數決定厚度，也是它的優點。代價是很花時間，以上面的例子來說，10 nm的膜需要100次以上的循環。

所以ALD用在特別薄、需要精密控制的膜。代表例子就是隔開電晶體電極與電流通道的那層薄絕緣膜。英特爾在2007年，把這層膜的材料從二氧化矽系改成含鉿的材料（High-k／金屬閘極）。要以一致的厚度形成這種極薄的膜，就會用到ALD。

ALD的原理在1960年代的蘇聯與1970年代的芬蘭，分別被獨立發現。芬蘭的 Tuomo Suntola 與共同發明人在1974年申請專利，目標是製作薄型的顯示裝置。Suntola 在2018年以這項成就獲得千禧年技術獎（Millennium Technology Prize）。

均勻覆蓋深溝槽與孔洞

晶片的表面並不平坦。上面有無數埋導線用的溝槽，以及連接上下層的孔。孔的深度是寬度的幾倍，稱為深寬比。孔越細越深，深寬比就越大。

在溝槽裡形成膜時，側壁和底部的膜厚，相當於上方平面的多少？這稱為階梯覆蓋率。越接近100%，表示各處都以相同的厚度覆蓋。

PVD的原子幾乎是直線飛過來，所以溝槽開口附近會長得厚，深處的側壁則較薄。開口邊緣的膜有時會向外突出，先把入口堵住。這樣內部就會留下空隙，造成導線變細或斷線。這種空隙稱為孔洞（void）。

孔越深，就越難均勻覆蓋。例如手機儲存空間使用的3D NAND，會把負責記憶的部分在垂直方向疊很多層，並在深孔的側壁上形成膜。在這種地方，像ALD這樣連深處都能以相同厚度附著的方法就很重要。

承接晶體的膜：磊晶成長

CVD形成的膜，大多數原子排列並不整齊。不過只要調整好條件，就能承接下方矽的原子排列，長出排列整齊的晶體膜。這個方法稱為磊晶成長。

例如要在晶圓表面做出性質不同的晶體層時，就會使用。在最先進的電晶體中，電流的出入口等部分也是用這個方法做的。它和一般CVD的差異，請見「磊晶成長與CVD的差異」。

銅導線用「電鍍」填入

晶片導線的金屬，長期以來都是鋁。IBM在1997年發表了使用銅導線的晶片。IBM說明，銅的電阻比鋁小約40%。電阻越小，越能減少訊號延遲與導線產生的熱（「電阻是什麼？」）。

銅很難用「先成膜、再蝕刻出形狀」的方式加工。所以要先在絕緣膜上挖出導線形狀的溝槽，再把銅填進去。填入時使用電鍍。這是把晶圓浸在溶有銅的液體中通電，讓銅一點一點堆積在表面的方法。

電鍍之前，要先形成一層薄的金屬膜，防止銅滲入周圍的膜。接著再形成一層薄的銅膜，用來讓電鍍的電流通過。兩者一般都用濺鍍等PVD形成。就像這樣，即使是1條導線，也組合了好幾種成膜方法。

電鍍時，銅會鍍到滿出溝槽的程度。滿出來的多餘銅，再把表面研磨平坦來去除。這種挖溝槽、填入、研磨後留下導線的做法，稱為鑲嵌製程。它和用蝕刻做出形狀的方法有何不同，可以在「鑲嵌製程與蝕刻成形導線的差異」比較。

成膜、蝕刻、研磨是一組

只靠成膜，做不出電路的形狀。膜鋪滿整面後，要用光轉印圖案，再用氣體或藥液去除不需要的部分，做出形狀（這道去除的製程稱為蝕刻）。

層層疊上去，表面就會出現凹凸。凹凸如果留著，下次轉印圖案時，就會有對不到焦的地方。所以要把膜做得厚一點來填平凹凸，再用含有細微研磨顆粒的研磨液和研磨墊，把表面磨平。這道研磨製程就是CMP（化學機械研磨）。銅導線去除多餘的銅，也是靠這道製程。

形成的膜厚，會在過程中量測確認。例如有一種設備，是把光照在膜上，從反射光的變化求出厚度（「光譜橢圓偏光術與光譜反射率量測的差異」）。

誰在製造設備？

成膜設備會依方法和膜的種類，各有專用的機台。以下依各公司自己的說明（2026年10月時）列出主要廠商。整個產業的介紹，請見「半導體設備是什麼？」。

• 應用材料（美國）：在產品一覽中列出ALD、CVD、PVD設備。
• 科林研發（美國）：在2025財年的年報中，說明了填入銅導線的電鍍設備等。
• 東京威力科創（日本）：在產品一覽中列出成膜設備。
• ASM International（荷蘭）：在2025年9月的投資人說明中，表示維持了ALD市占率第1。
• 國際電氣（KOKUSAI ELECTRIC，日本）：介紹一次處理多片晶圓的批次式成膜設備等。

常見的誤解

從數字來看

要把只有幾層原子厚的膜，以相同厚度鋪滿直徑300 mm晶圓的整面，而且連細深孔的深處也一樣。成膜的困難就在這裡。

進一步學習

• 製程的入門解說：「半導體晶片是怎麼做出來的？」「電漿是什麼？」「半導體設備是什麼？」
• 用表格看差異：「CVD與PVD的差異」「ALD與CVD的差異」「LPCVD與PECVD的差異」「銅、鈷、釕導線的差異」
• 用數字試試看：用熱氧化層厚度計算工具，可以改變溫度和時間，計算氧化膜的厚度如何變化。