Umrechnung von Phasenrauschen in RMS-Jitter

Geben Sie die Phasenrauschwerte aus dem Datenblatt eines Takts oder Oszillators ein, um sie über ein gewähltes Band zu integrieren und die RMS-Phasenschwankung sowie die RMS-Zeitschwankung, den Jitter, zu erhalten. Sie sehen, welche Offsetfrequenzen den Jitter dominieren und wie er sich mit Integrationsband und Trägerfrequenz ändert.

Eingaben

Ergebnisse

Integriertes Phasenrauschen (Einseitenband)
–
RMS-Phasenfehler φ
–
RMS-Phasenfehler φ (Grad)
–
RMS-Jitter φ/(2π·f0)
–

Die horizontale Achse ist logarithmisch. Die blaue Linie ist das Phasenrauschen innerhalb des Integrationsbands; die dünnen gestrichelten Linien sind die Teile außerhalb davon sowie die untere und obere Grenze des Bands.

Segment (Offsetfrequenz)Beitrag zu φ²
1 kHz – 10 kHz–
10 kHz – 100 kHz–
100 kHz – 1 MHz–
1 MHz – 10 MHz–
10 MHz – 20 MHz–
Außerhalb der Punkte (Endwerte fortgesetzt)–

Das Phasenrauschen wird als Einseitenbandspektrum L(f) angesetzt. Zwischen den Punkten wird angenommen, dass sich der dB-Wert linear mit log f ändert (die Rauschleistung folgt einer Potenz von f), und jedes Segment wird geschlossen integriert. Mit A als integriertem Wert ist der RMS-Phasenfehler φ = √(2A) rad und der RMS-Jitter φ/(2π·f0). Unterhalb von 1 kHz und oberhalb von 20 MHz werden die Endwerte als konstant fortgesetzt angenommen. Spurs (unerwünschte Töne bei bestimmten Frequenzen) sind nicht berücksichtigt.

Zusammenhang zwischen Phasenrauschen und Jitter

Das Phasenrauschen L(f) ist die Rauschleistung in 1 Hz Bandbreite im Abstand f vom Träger, bezogen auf die Trägerleistung, in dBc/Hz. Ist A sein Integral über ein gewähltes Band, beträgt die RMS-Phasenschwankung einschließlich beider Seitenbänder φ = √(2A) Radiant. Eine Periode 1/f0 entspricht 2π Radiant, der RMS-Jitter in Zeit ist also φ/(2π·f0). Für den Standardtakt mit 100 MHz gilt A = −73,4 dBc und φ = 0,301 mrad, was einen Jitter von etwa 479 fs ergibt.

Segmentweise Integration und der Fall −10 dB/dec

Ist das Phasenrauschen zwischen den Punkten eine Gerade über einer logarithmischen Frequenzachse, folgt die Rauschleistung in jedem Segment einer Potenz von f und lässt sich geschlossen integrieren. Nur ein Segment mit einem Abfall von −10 dB/dec (1/f) ergibt beim Integrieren einen Logarithmus, sodass jede seiner Dekaden gleich viel beiträgt. In Segmenten, die steiler als −10 dB/dec abfallen, dominiert das niederfrequente Ende das Integral; in flacheren oder ebenen Segmenten dominiert das hochfrequente Ende. Mit den Standardwerten entfallen auf 12 kHz bis 100 kHz etwa 46,8 % von φ² und auf 100 kHz bis 1 MHz etwa 30,2 %.

Integrationsband und Trägerfrequenz

Der Jitter hängt stark vom Integrationsband ab, daher geben Datenblätter es stets an. Das Band von 12 kHz bis 20 MHz stammt aus den SONET-Standards für optische Netze und ist zum Vergleich von Takten weit verbreitet. Wird die untere Grenze der Standardeinstellung auf 1 kHz erweitert, steigt der Jitter auf etwa 596 fs. Bei gleichem Phasenrauschen halbiert eine Verdopplung von f0 den Jitter auf etwa 240 fs. Umgekehrt erhöht eine Frequenzvervielfachung um N in einer PLL das Phasenrauschen im Idealfall um 20·log₁₀N dB, sodass der Jitter in Zeit gleich bleibt.

Wie Jitter die Leistungsfähigkeit beeinflusst

In einem ADC macht ein Fehler im Abtastzeitpunkt die Signaländerung während dieser Zeit zum Fehler, daher begrenzt ein Jitter tj das SNR auf −20·log₁₀(2π·fin·tj). Mit dem Standardwert von etwa 479 fs liegt die Grenze für einen 100-MHz-Eingang bei etwa 70,4 dB. In schnellen seriellen Verbindungen verengt Jitter die horizontale Öffnung des Augendiagramms. Der hier berechnete RMS-Jitter beschreibt den zufälligen Anteil; zur Abschätzung der Bitfehlerrate muss er in einen Spitzenwert umgerechnet werden, und deterministischer Jitter durch Spurs ist gesondert zu betrachten.

Übungsfragen zu Analogschaltungen

Warum wird die zeitliche Schwankung (Jitter) des Abtasttakts bei der A/D-Wandlung hochfrequenter Signale zum Problem?

  1. AWeil der Takt stehen bleibt
  2. BWeil Fehler nur bei Gleichspannungssignalen auftreten
  3. CWeil schon eine kleine Abweichung des Abtastzeitpunkts bei schneller Signaländerung zu einem großen Spannungsfehler führt
Antwort und Erläuterung anzeigen

Antwort: C. Weil schon eine kleine Abweichung des Abtastzeitpunkts bei schneller Signaländerung zu einem großen Spannungsfehler führt

Weicht der Abtastzeitpunkt um Δt ab, wird die Signaländerung in dieser Zeit zum Fehler. Da die Steigung eines Sinus proportional zur Frequenz ist, beträgt die vom Jitter bestimmte SNR-Obergrenze SNR = −20 log₁₀(2πf·tj). Um beispielsweise bei einem 100-MHz-Signal 70 dB zu erreichen, muss der Jitter etwa 0,5 ps oder weniger betragen. Bei schnellen A/D-Wandlern mit hoher Auflösung und bei Funkempfängern entscheidet daher der Entwurf einer Taktquelle mit geringem Phasenrauschen über die Leistungsfähigkeit.

Welche Schaltung erzeugt unter Phasenanbindung an einen Referenztakt einen Takt mit einem ganzzahligen Vielfachen dieser Frequenz?

  1. APLL (Phasenregelschleife)
  2. BGleichrichter
  3. CSample-and-Hold-Schaltung
Antwort und Erläuterung anzeigen

Antwort: A. PLL (Phasenregelschleife)

Eine PLL besteht aus Phasendetektor, Schleifenfilter, spannungsgesteuertem Oszillator (VCO) und Frequenzteiler und regelt so, dass das durch den Teiler geteilte VCO-Ausgangssignal phasengleich mit dem Referenztakt ist. Bei einem Teilerverhältnis N entsteht die N-fache Referenzfrequenz, z. B. ein CPU-Takt von mehreren GHz aus einem 25-MHz-Quarz. Mit gebrochenem Teilerverhältnis (Fractional-N) lassen sich auch feine Frequenzen synthetisieren; Einsatz auch als Lokaloszillator in Funksystemen und zur Taktrückgewinnung in schneller serieller Kommunikation.

Bei der Einstellung der Taktunsicherheit wird Periodenjitter oft für Setup berücksichtigt, für Hold jedoch nicht. Was ist der richtige Grund dafür?

  1. AWeil die Hold-Prüfung nur an der fallenden Taktflanke durchgeführt wird
  2. BWeil Jitter nur bei hohen Frequenzen auftritt und bei der Hold-Analyse die Frequenz gesenkt wird
  3. CWeil bei Hold an derselben Taktflanke verglichen wird, sodass die zeitliche Schwankung der Flanke auf Sender und Empfänger gleich wirkt und sich aufhebt
Antwort und Erläuterung anzeigen

Antwort: C. Weil bei Hold an derselben Taktflanke verglichen wird, sodass die zeitliche Schwankung der Flanke auf Sender und Empfänger gleich wirkt und sich aufhebt

Periodenjitter ist die Schwankung des Abstands zwischen einer Flanke und der nächsten. Setup wird über den Abstand zwischen der sendenden und der nächsten Flanke beurteilt; bei einer Periode von 1,0 ns mit ±30 ps Jitter sinkt die verfügbare Zeit im ungünstigsten Fall auf 0,97 ns. Bei Hold werden Senden und Übernahme an derselben Flanke verglichen; ob diese Flanke früh oder spät kommt, beide bewegen sich gemeinsam, sodass sich der Einfluss des Jitters weitgehend aufhebt. Der Vorhalt für Skew vor der Erstellung des Taktbaums wird jedoch auch in die Unsicherheit für Hold aufgenommen.

Welche Aussage zum Augendiagramm (Eye Diagram) zur Beurteilung der Qualität schneller serieller Signale ist richtig?

  1. AEs ist eine Überlagerung der Signalverläufe vieler Bits, und je weiter das „Auge“ in der Mitte in senkrechter und waagerechter Richtung geöffnet ist, desto größer ist die Reserve
  2. BJe geschlossener das Auge, desto besser die Signalqualität
  3. CEs ist ein Diagramm zur Untersuchung des Gesundheitszustands menschlicher Augen
Antwort und Erläuterung anzeigen

Antwort: A. Es ist eine Überlagerung der Signalverläufe vieler Bits, und je weiter das „Auge“ in der Mitte in senkrechter und waagerechter Richtung geöffnet ist, desto größer ist die Reserve

Ein Augendiagramm entsteht, indem der Signalverlauf in Abschnitte je eines Bitintervalls geschnitten und übereinandergelegt wird. Zwischen den Verläufen von 0 und 1 entsteht eine augenförmige Lücke, deren Höhe die Reserve gegenüber Rauschen und deren Breite die Reserve gegenüber Zeitversatz (Jitter) darstellt. Bei großen Verlusten und Reflexionen des Übertragungswegs sowie bei großem Jitter schließt sich das Auge. Die Empfangsschaltung entscheidet in der Mitte dieses Auges über das Bit, sodass die Öffnung des Auges ein Maß für die Qualität ist.

Häufige Fragen

Um wie viel sinkt der Jitter, wenn sich das Phasenrauschen um 10 dB verbessert?

Sinkt das Phasenrauschen bei jedem Offset um 10 dB, fällt der integrierte Wert A auf 1/10, und Phasenfehler und Jitter sinken um den Faktor 1/√10, auf etwa das 0,316-Fache. Verbessern sich nur einige Segmente, sinkt der Jitter entsprechend ihrem Anteil an φ²; am wirksamsten ist es daher, die Segmente mit dem größten Beitrag zu verbessern.

Wie sollte das Integrationsband gewählt werden?

Wählen Sie das Band, das sich auf die Schaltung auswirkt, die den Takt nutzt. Langsame Phasenänderungen unterhalb der unteren Grenze kann die PLL oder CDR des Empfängers oft ausregeln, und die obere Grenze wird durch die Signalbandbreite oder eine nachfolgende Filterung festgelegt. Kommunikationsstandards geben das Band oft vor, und Jitterwerte, die für unterschiedliche Bänder angegeben sind, lassen sich nicht direkt vergleichen.

Sind Phasenjitter, Periodenjitter und Zyklus-zu-Zyklus-Jitter dasselbe?

Nein. Aus dem Phasenrauschen ergibt sich die RMS-Abweichung jeder Flanke von einem idealen Takt, der sogenannte Phasenjitter. Der Periodenjitter ist die Schwankung der Länge einer Periode, der Zyklus-zu-Zyklus-Jitter die Differenz zwischen benachbarten Perioden; in der Timing-Analyse werden meist diese verwendet. Für denselben Takt unterscheiden sich die Werte, prüfen Sie also, welche Definition gemeint ist.

Verwandte Begriffe

Jitter PLL (Phasenregelschleife) Clock Data Recovery (CDR) Taktunsicherheit (Clock Uncertainty)

Halbleiter-Rechner

Rechner für Dies pro Wafer und AusbeuteDies pro Wafer, Ausbeute (Poisson, Murphy, negativ binomial) und Kosten pro gutem Die, mit WafermapRechner für Lithografie-Auflösung und FokustiefeAuflösung (Half-Pitch), Fokustiefe und Pitch-Aufteilung aus Wellenlänge, NA und k1Rechner für Setup- und Hold-TimingSetup- und Hold-Slack sowie maximale Taktfrequenz für einen Flipflop-zu-Flipflop-PfadMOSFET-I-V-Kennlinien (ID–VDS)Vth, W/L und λ ändern und die ID–VDS-Kennlinien sowie den Arbeitspunkt sehen: Bereich, ID, gm und roFragenset erstellenThemen und Fragenanzahl wählen und einen teilbaren Quiz-Link für Unterricht und Schulungen erhaltenRechner für Sperrschichttemperatur und WärmewiderstandSperrschichttemperatur, Reserve bis Tj(max) und maximale Leistung aus Verlustleistung und WärmewiderstandSpeicherbandbreiten-RechnerSpitzen- und effektive Bandbreite von DDR, LPDDR, GDDR und HBM aus Transferrate und BusbreiteADC-SNR und effektive Bitzahl (ENOB)SNR und effektive Bitzahl eines ADC aus Auflösung, Taktjitter und ÜberabtastungAmdahlsches Gesetz und parallele BeschleunigungBeschleunigung und parallele Effizienz aus parallelem Anteil und Prozessorzahl nach dem Amdahlschen und Gustafsons GesetzCache-Adressaufteilung und mittlere SpeicherzugriffszeitTag-, Index- und Offset-Bits sowie mittlere Speicherzugriffszeit aus Cache-Größe, Zeilengröße und AssoziativitätLeistungsaufnahme von CMOS-Schaltungen (dynamisch und statisch)Dynamische und statische Verlustleistung aus Aktivitätsfaktor, Kapazität, Spannung, Frequenz und Leckstrom, dazu die Leistung nach DVFSDiffusionsspannung und Raumladungszone am PN-ÜbergangDiffusionsspannung, Weite der Raumladungszone, maximale Feldstärke und Sperrschichtkapazität eines PN-Übergangs aus Dotierung und SperrspannungDicke des thermischen Oxids (Deal-Grove-Modell)Dicke des Siliziumoxids und verbrauchtes Silizium aus Temperatur, Zeit, trockener oder nasser Atmosphäre und Orientierung nach dem Deal-Grove-ModellRC-Verzögerung von On-Chip-LeitbahnenLeitungswiderstand und -kapazität, verteilte RC-Verzögerung und Verzögerung mit Treiber und Last aus Metall, Breite, Dicke, Abstand, Dielektrizitätszahl und LängePDN-Zielimpedanz und EntkopplungskondensatorenZielimpedanz aus Versorgungsspannung, zulässigem Ripple und Stromsprung sowie Eigenresonanzfrequenz und wirksamer Bereich von Entkopplungskondensatoren