Deutsch
Menü

nMOS vs. pMOS: Ladungsträger, Beweglichkeit, Schwellenspannung

Im nMOS fließen Elektronen, im pMOS Löcher durch den Kanal; alle Spannungsrichtungen sind umgekehrt. Ein nMOS schaltet ein, wenn das Gate höher als die Source liegt, ein pMOS, wenn das Gate niedriger als die Source liegt. In Silizium ist die Elektronenbeweglichkeit etwa 2- bis 3-mal so hoch wie die Löcherbeweglichkeit, daher kann ein nMOS bei gleichen Abmessungen mehr Strom führen. In CMOS-Schaltungen teilen sie sich die Aufgaben: Der nMOS zieht den Ausgang nach Masse, der pMOS zur Versorgungsspannung; die Treiberstärke wird durch eine größere Gate-Weite des pMOS angeglichen.

MerkmalnMOSpMOS
Aufbaun⁺-Source und -Drain in einem p-Substrat oder einer p-Wannep⁺-Source und -Drain in einer n-Wanne
Ladungsträger im KanalElektronenLöcher
Beweglichkeit (Inversionsschicht in Silizium)Hoch. Etwa 2- bis 3-mal so hoch wie die der LöcherNiedrig
Schwellenspannung (Anreicherungstyp, bezogen auf Source)Positiv (z. B. +0,3 V)Negativ (z. B. −0,3 V)
EinschaltbedingungVGS > Vth. Gate höher als SourceVGS < Vth (negativ). Gate um mindestens |Vth| niedriger als Source
Anschluss der Source in CMOSMasseseiteVersorgungsseite (VDD)
Rolle in CMOSPull-down. Zieht den Ausgang nach Masse. In NAND in Reihe, in NOR parallelPull-up. Zieht den Ausgang zur Versorgung. In NAND parallel, in NOR in Reihe
Gut übertragener Wert als SchalterÜberträgt 0 gut. 1 steigt nur bis etwa VDD − VthÜberträgt 1 gut. 0 sinkt nur bis etwa |Vth|
Gate-Weite für gleiche TreiberstärkeReferenz (1-fach)Grundsätzlich etwa 2- bis 3-mal die des nMOS
Verspannung zur Erhöhung der BeweglichkeitZugverspannung (Stress-Liner, Si:C-Source/Drain u. a.)Druckverspannung (SiGe-Source/Drain u. a.)
Typische DegradationPBTI (problematisch bei High-k/Metal-Gate)NBTI

Die Zahlenwerte sind typische Größenordnungen und variieren je nach Prozessgeneration und Produkt.

Wann welche Variante?

nMOS
Wenn der Ausgang nach Masse gezogen werden soll. Etwa im Pull-down-Netzwerk von CMOS, als Schalter zur Übertragung einer 0 oder als Schalter auf der stromaufnehmenden Seite.
pMOS
Wenn der Ausgang zur Versorgung gezogen werden soll. Etwa im Pull-up-Netzwerk von CMOS, als Schalter zur Übertragung einer 1 oder als Schalter auf der Versorgungsseite (High-Side-Schalter).
Kombination
In CMOS werden beide paarweise eingesetzt; im eingeschwungenen Zustand sperrt stets einer von beiden, sodass kaum statischer Strom fließt. Ein Transmission Gate aus parallel geschaltetem nMOS und pMOS überträgt sowohl 0 als auch 1 gut.

Häufige Fragen

Warum ist in CMOS die Gate-Weite des pMOS größer als die des nMOS?

Weil die Löcherbeweglichkeit nur etwa 1/2 bis 1/3 der Elektronenbeweglichkeit beträgt und ein pMOS bei gleichen Abmessungen weniger Strom liefert. Macht man den pMOS etwa 2- bis 3-mal so breit wie den nMOS, werden Anstiegs- und Abfallverzögerung angeglichen und die logische Schaltschwelle des Inverters liegt bei etwa der Hälfte der Versorgungsspannung.

Warum ist die Schwellenspannung des pMOS negativ?

Weil beim pMOS an der Oberfläche der n-Wanne eine Inversionsschicht aus Löchern gebildet werden muss und das Gate dafür auf eine niedrigere Spannung als die Source gelegt wird. Um Verwechslungen beim Vorzeichen zu vermeiden, wird im Entwurf oft der Betrag |Vth| verglichen.

Warum baut man Logikschaltungen nicht nur aus nMOS?

Weil in reinen nMOS-Schaltungen bei Ausgang 1 dauernd Strom über einen Widerstand oder ein Lastelement fließt und die statische Leistung groß wird. In CMOS aus nMOS und pMOS sperrt im eingeschwungenen Zustand stets einer von beiden, sodass dieser Strom kaum fließt.

Beträgt der Unterschied zwischen nMOS und pMOS auch in modernen Prozessen das 2- bis 3-Fache?

Der Unterschied ist deutlich kleiner geworden, weil die Beweglichkeit im pMOS durch Druckverspannung mittels SiGe-Source/Drain erhöht wird und bei FinFETs Kristallebenen als Kanal genutzt werden, in denen Löcher leichter fließen. Dennoch werden beim Zellentwurf die Abmessungen unter Berücksichtigung der unterschiedlichen Treiberstärke festgelegt.

Verständnis prüfen

Bei nMOS und pMOS gleicher Abmessungen ist der Treiberstrom des nMOS im Allgemeinen größer. Was ist der Hauptgrund?

  1. AWeil das Gateoxid des nMOS immer dicker ist
  2. BWeil der pMOS keine Gate-Elektrode hat
  3. CWeil die Beweglichkeit der durch den Kanal fließenden Elektronen größer ist als die der Löcher
Antwort und Erläuterung anzeigen

Antwort: C. Weil die Beweglichkeit der durch den Kanal fließenden Elektronen größer ist als die der Löcher

Im nMOS fließen Elektronen, im pMOS Löcher durch den Kanal; in der Siliziuminversionsschicht ist die Elektronenbeweglichkeit etwa zwei- bis dreimal so groß wie die der Löcher, sodass der nMOS bei gleichen Abmessungen mehr Strom führen kann. In CMOS wird das durch eine größere Gate-Breite des pMOS ausgeglichen. In modernen Prozessen wird die Beweglichkeit des pMOS durch die Druckverspannung von SiGe erhöht, und bei FinFETs bilden die für Löcher günstigen (110)-Flächen teils die Finnenseitenwand, sodass sich der Unterschied erheblich verringert hat.

Welcher Vergleich der Beweglichkeiten von Elektronen und Löchern in Silizium ist richtig?

  1. ADie Beweglichkeit der Elektronen ist größer
  2. BDie Beweglichkeit der Löcher ist größer
  3. CBeide sind stets gleich
Antwort und Erläuterung anzeigen

Antwort: A. Die Beweglichkeit der Elektronen ist größer

In Silizium beträgt die Beweglichkeit bei Raumtemperatur und niedriger Dotierung für Elektronen etwa 1400 cm²/V·s und für Löcher etwa 450 cm²/V·s; die der Elektronen ist also etwa dreimal so groß. Hauptgrund ist die größere effektive Masse der Löcher. Ein nMOS kann daher bei gleichen Abmessungen mehr Strom führen, und bei CMOS gilt als Grundregel, die Gate-Breite des pMOS auf das Zwei- bis Dreifache des nMOS zu setzen, um die Treiberfähigkeit anzugleichen. In modernen Prozessen wird die Beweglichkeit des pMOS durch die Druckverspannung von SiGe erhöht.

Welche Auslegung ist richtig, damit die logische Schwellenspannung eines CMOS-Inverters in etwa der halben Versorgungsspannung entspricht?

  1. ADen nMOS entfernen
  2. BDie Versorgungsspannung auf 0 V setzen
  3. CDie Gate-Breite des pMOS größer als die des nMOS wählen, damit die Treiberfähigkeiten von pMOS und nMOS ausgeglichen sind
Antwort und Erläuterung anzeigen

Antwort: C. Die Gate-Breite des pMOS größer als die des nMOS wählen, damit die Treiberfähigkeiten von pMOS und nMOS ausgeglichen sind

Da die Löcherbeweglichkeit kleiner als die der Elektronen ist, hat der pMOS bei gleichen Abmessungen eine geringere Treiberfähigkeit, und die logische Schwelle verschiebt sich zur Masse. Wird die Gate-Breite des pMOS auf das Zwei- bis Dreifache des nMOS gesetzt, um die Treiberfähigkeiten anzugleichen, liegt die logische Schwelle bei etwa der halben Versorgungsspannung, die Störabstände nach oben und unten sind gleich, und auch die Verzögerungen bei steigender und fallender Flanke sind angeglichen. Da jedoch Fläche und Eingangskapazität zunehmen, wird das Verhältnis in auf Geschwindigkeit ausgelegten Schaltungen teils bewusst kleiner gewählt.

  1. Welches Vorzeichen hat die Schwellenspannung (auf die Source bezogen) eines p-Kanal-MOSFETs vom Anreicherungstyp?
  2. Welche Ladungsträger transportieren den Strom im Kanal eines n-Kanal-MOSFETs?
  3. Welche Verschaltung der Transistoren eines CMOS-NAND-Gatters mit zwei Eingängen ist richtig?

Übungsfragen zu MOSFET

Wichtige Begriffe erklärt

CMOS
Schaltungstechnik, die nMOS- und pMOS-Transistoren komplementär kombiniert. Im statischen Zustand fließt kaum Querstrom, daher ist die Leistungsaufnahme gering.
Beweglichkeit (Mobilität)
Maß dafür, wie leicht sich Ladungsträger in einem elektrischen Feld bewegen. In Silizium ist die Beweglichkeit der Elektronen größer als die der Löcher.
Schwellenspannung
Gatespannung, bei der sich im MOSFET der Kanal (Inversionsschicht) bildet und Strom zu fließen beginnt. Geschrieben als Vth.
Transmission Gate
Analogschalter aus parallel geschaltetem n-MOS und p-MOS. Der n-MOS überträgt die 0, der p-MOS die 1 gut, sodass beide Werte ohne Spannungsverlust weitergegeben werden.

Verwandte Vergleiche