Leistungsaufnahme von CMOS-Schaltungen (dynamisch und statisch)
Geben Sie Aktivitätsfaktor, gesamte geschaltete Kapazität, Versorgungsspannung, Taktfrequenz und Leckstrom ein, um die dynamische und die statische Verlustleistung einer CMOS-Schaltung zu berechnen. Außerdem sehen Sie, wie stark die Gesamtleistung sinkt, wenn DVFS Spannung und Frequenz im gleichen Verhältnis absenkt.
Ergebnisse
Dynamische Leistung αCV²f
–
Statische Leistung Ileak × V
–
Gesamtleistung
–
Statischer Anteil
–
Gesamtleistung nach DVFS
–
Leistung nach DVFS (% des Ausgangswerts)
–
Die dynamische Leistung ist P = αCV²f, wobei α die Wahrscheinlichkeit pro Taktzyklus ist, dass ein Knoten von 0 nach 1 schaltet (Lehrbücher, die α als Anteil aller Übergänge definieren, schreiben ½αCV²f). Die statische Leistung wird als Ileak × V abgeschätzt; in der DVFS-Schätzung wird der Leckstrom selbst als spannungsunabhängig angenommen, sodass nur der Faktor × V skaliert. Die Kurzschlussleistung ist nicht berücksichtigt.
Als Diagramm ansehen
Die übrigen Eingaben bleiben auf ihren aktuellen Werten, während die gewählte Eingabe zwischen dem 1/4- und 4-Fachen ihres aktuellen Werts variiert. Der rote Punkt ist der aktuelle Wert.
Was αCV²f bedeutet
Jedes Mal, wenn der Ausgang eines CMOS-Gatters von 0 auf 1 steigt, entnimmt die Lastkapazität C der Versorgung die Energie CV². Die Hälfte geht beim Laden im pMOS als Wärme verloren, und die im Kondensator gespeicherte Hälfte wird beim nächsten Übergang von 1 nach 0 im nMOS in Wärme umgesetzt. Ist α die Wahrscheinlichkeit eines 0-nach-1-Übergangs pro Taktzyklus, beträgt die dynamische Verlustleistung P = αCV²f. Mit den Standardwerten α = 0,1, C = 1 nF, V = 1,0 V und f = 2 GHz ergibt sich P = 0,1 × 10⁻⁹ × 1² × 2 × 10⁹ = 0,2 W.
Statische Leistung und ihr Anteil
Auch wenn Transistoren gesperrt sind, fließt weiterhin Strom: als Unterschwellstrom, als Tunnelstrom durch das dünne Gatedielektrikum und als Leckstrom der PN-Übergänge. Die daraus resultierende statische Verlustleistung wird hier als Ileak × V abgeschätzt. Mit den Standardwerten beträgt sie 100 mA × 1,0 V = 0,1 W, also 33,3 % der Gesamtleistung von 0,3 W. Der Unterschwellstrom wächst exponentiell, wenn die Schwellenspannung gesenkt wird, und steigt mit der Temperatur stark an. Da die Skalierung die Schwellenspannungen nach unten gedrückt hat, ist die statische Leistung zu einem erheblichen Teil der Gesamtleistung geworden.
Warum DVFS so viel spart
Eine niedrigere Versorgungsspannung verlangsamt die Logik, daher erlaubt eine niedrigere Frequenz auch eine niedrigere Spannung. Skaliert man beide mit dem Faktor s, wird die dynamische Leistung, die proportional zu V²f ist, mit s³ multipliziert. Bei 80 % mit den Standardwerten sinkt die dynamische Leistung auf das 0,8³ = 0,512-Fache, also etwa 0,102 W, und die statische auf 0,08 W; zusammen sind das 0,1824 W bzw. 60,8 % des Ausgangswerts. Eine feste Aufgabe dauert nun allerdings 1/s-mal so lange, sodass ihre dynamische Energie nur auf das s²-Fache sinkt. Ist die statische Leistung groß, verschwendet langsames Arbeiten zudem mehr Leckenergie.
Wie Designs die Leistung senken
Jeder Term der Formel entspricht einer Stromspartechnik. Clock-Gating hält den Takt untätiger Logik an und senkt α; kürzere Leitungen und kleinere Transistoren verringern C. Die Spannung geht quadratisch ein und hat daher die größte Wirkung, und DVFS, das Spannung und Frequenz an die Last anpasst, ist weit verbreitet. Gegen die statische Leistung schaltet Power Gating untätige Blöcke ab, und auf Pfaden, die keine Geschwindigkeit brauchen, werden Transistoren mit hoher Schwellenspannung eingesetzt. Dass sich die Schwellenspannung ohne übermäßigen Leckstrom nicht weiter senken lässt, ist ein Hauptgrund dafür, dass die Versorgungsspannungen nicht mehr gesunken sind.
BDen Anteil der Signale, die pro Takt umschalten (Aktivitätsfaktor)
CDie Chiptemperatur
Antwort und Erläuterung anzeigen
Antwort: B. Den Anteil der Signale, die pro Takt umschalten (Aktivitätsfaktor)
Die dynamische Verlustleistung ist die Leistung, die beim Laden und Entladen der Kapazitäten von Leitungen und Gates verbraucht wird. C ist die umgeschaltete Kapazität, V die Versorgungsspannung, f die Taktfrequenz, und α ist der Aktivitätsfaktor, der angibt, welcher Anteil der Signale innerhalb eines Takts umschaltet. Teile, in denen sich die Daten nicht ändern, oder Teile mit angehaltenem Takt schalten nicht um; ein kleineres α ist daher ebenfalls ein wichtiges Mittel zur Leistungsreduzierung.
Einsetzen in P = αCV²f ergibt 0,1×1×10⁻⁹ F×(1 V)²×1×10⁹ Hz = 0,1 W. Da sich Nano (10⁻⁹) bei der Kapazität und Giga (10⁹) bei der Frequenz gegenseitig aufheben, wird die Rechnung einfach. Bei realen Chips wächst die umgeschaltete Kapazität proportional zur Schaltungsgröße, und die gesamte dynamische Verlustleistung kann mehrere zehn bis mehrere hundert W erreichen.
ADie Leistung sinkt auf ein Achtel, die Energie auf ein Viertel
BLeistung und Energie halbieren sich
CDie Leistung sinkt auf ein Viertel, die Energie bleibt unverändert
Antwort und Erläuterung anzeigen
Antwort: A. Die Leistung sinkt auf ein Achtel, die Energie auf ein Viertel
Die Leistung ist proportional zu V²f; wenn V und f beide halbiert werden, ergibt sich (1/2)²×1/2 = 1/8. Die Rechenzeit verdoppelt sich, die Energie beträgt also 1/8×2 = 1/4. Da die Energie je Schaltvorgang proportional zu CV² ist, kommt man zum selben Ergebnis, wenn man die Energie als vom Quadrat der Spannung bestimmt betrachtet. In der Praxis ist der Bereich, in dem die Spannung gesenkt werden kann, begrenzt, und es gibt auch statische Leistung, sodass die Verringerung nicht so ideal ausfällt.
Die dynamische Verlustleistung ist proportional zum Quadrat der Spannung; bei dem 0,9-Fachen der Spannung beträgt die Leistung 0,9² = 0,81 des Wertes, sinkt also um etwa 19 %. Schon eine geringe Spannungsänderung wirkt stark auf die Leistung, sodass die Spannungssenkung eines der wirksamsten Mittel zum Leistungssparen ist. Allerdings wird die Schaltung bei sinkender Spannung langsamer, sodass nur im Bereich gesenkt werden darf, in dem die nötige Geschwindigkeit gehalten wird; dies lastabhängig auszuführen ist DVFS.
Häufige Fragen
Um wie viel sinkt die dynamische Leistung, wenn die Versorgungsspannung um 10 % gesenkt wird?
Die dynamische Leistung skaliert mit dem Quadrat der Spannung, bei gleicher Frequenz beträgt sie also das 0,9² = 0,81-Fache, ein Rückgang um etwa 19 %. Wird auch die Frequenz um 10 % gesenkt, ergibt sich das 0,9³ ≈ 0,73-Fache, ein Rückgang um etwa 27 %.
Was ist richtig, P = αCV²f oder P = ½αCV²f?
Beides, mit unterschiedlicher Definition von α. Ist α die Wahrscheinlichkeit eines 0-nach-1-Übergangs pro Taktzyklus, gilt P = αCV²f. Zählt α sowohl steigende als auch fallende Übergänge, setzt jeder davon ½CV² um, also P = ½αCV²f. Prüfen Sie, welche Bedeutung eine Aufgabe verwendet.
Wie lässt sich die statische Leistung verringern?
Power Gating untätiger Blöcke, Transistoren mit hoher Schwellenspannung, eine niedrigere Versorgungsspannung und eine kühlere Chiptemperatur helfen. Clock-Gating senkt die dynamische Leistung, verringert den Leckstrom aber nicht.