時定数RCとは? 配線の遅れとクロックの速さを決めるしくみ

身近なところでは

パソコンやスマホのCPUには、「3 GHz」のような数字が書かれています。回路の足並みをそろえる合図(クロック)が、1秒に30億回刻まれるという意味です。1回の間は、わずか約0.33ナノ秒(ナノは10億分の1)です。

その短い時間のうちに、0と1を表す電圧が、チップの中で次々に切り替わらなければなりません。ところが電圧は、スイッチを入れた瞬間にぱっと変わるわけではありません。少し時間をかけて、なだらかに上がっていきます。

このなだらかさを決めるのが、抵抗と容量です。2つを掛けた値を、時定数と呼びます。チップの速さの限界も、長い配線の遅れも、ボタンを押したかどうかの読み取りも、同じ考え方で説明できます。

しくみ1: チップの中の「抵抗」と「容量」

抵抗は、電流の流れにくさです。単位はΩ(オーム)です。細く長い金属の線ほど、抵抗は大きくなります。

2枚の金属の板を、薄い絶縁物をはさんで向かい合わせると、電気をためることができます。この部品をコンデンサと呼びます。電圧をかけると、片方の板にプラス、もう片方にマイナスの電気がたまります。

どれだけ電気をためやすいかを表す量を、静電容量(以下、容量)と呼びます。単位はF(ファラド)です。板が広いほど、間の絶縁物が薄いほど、容量は大きくなります。容量が大きいと、同じ電圧にするのに、たくさんの電気が要ります。

チップの中には、コンデンサという部品を置かなくても、容量があちこちにあります。トランジスタのゲート電極(電流を開け閉めする電極)は、薄い絶縁膜の上に導体がのった形で、それ自体が小さなコンデンサです。配線も、絶縁膜をはさんで隣の配線や上下の層と向かい合っているので、容量をもちます。

一方で、オンになったトランジスタにも、配線の金属にも抵抗があります。つまりチップの中の信号は、どれも「抵抗を通して容量に電気をためる」ことで電圧を変えています。0から1への切り替わりは充電、1から0は放電です(CMOSインバータの図解)。

しくみ2: ためはじめは速く、だんだん遅くなる

電池に抵抗とコンデンサをつないで、ためはじめるところを考えます。最初はコンデンサの電圧が0で、電池との電圧の差がいちばん大きいので、電流がたくさん流れ込みます。

ためるにつれてコンデンサの電圧が上がり、電池との差が小さくなります。差が小さいほど流れ込む電流も減るので、電圧の上がり方はゆっくりになります。電圧は電池の電圧にどんどん近づきますが、ちょうど同じにはなりません。

このように、残りの差に比例した速さで差が縮む変わり方を、指数関数的な変化と呼びます。一定の時間がたつごとに、残りの差が同じ割合で減っていくのが特徴です。この記事の数字は、すべてこの性質から出てきます。

しくみ3: 時定数τ = RC

この変わり方の速さは、抵抗Rと容量Cを掛けた値だけで決まります。これを時定数と呼び、ギリシャ文字のτ(タウ)で表します。抵抗が大きいと流れる電流が少なく、容量が大きいとたくさんためる必要があります。だから、どちらが大きくても遅くなるのです。

Ω × Fを計算すると、単位は秒になります。抵抗と容量を掛けると、時間が出てくるのです。

例として、1 kΩ(1000 Ω)と1 pF(ピコファラド、1兆分の1 F)で計算します。τ = 1000 × 10⁻¹²秒 = 10⁻⁹秒、つまり1ナノ秒です。抵抗を10倍にしても、容量を10倍にしても、τは10倍の10ナノ秒になります。

τがたつと、電圧は最終の値の約63%まで上がります。残りの差が、τごとに約37%に縮むからです(正確には1/eで、eは約2.718という数)。

電圧が最終の値の10%から90%まで上がる時間を、立ち上がり時間と呼ぶことがよくあります。始まりと終わりのなだらかな部分を除いて、変化の速さだけを比べるためです。RC回路では、約2.2τ(正確には約2.197τ)です。

デジタル回路では、入力が半分の電圧を横切ってから、出力が半分を横切るまでの時間を、遅れとして測るのがふつうです。これを伝搬遅延と呼びます。RC回路1段なら、半分に届くまでの約0.69τがそれにあたります。

効くところ1: 回路が次の回路を充電する

NOTやNANDのような計算の部品を、論理ゲートと呼びます。論理ゲートの出力は、つながった次の論理ゲートの入力を充電・放電して、0と1を伝えます。このときの抵抗はオンになったトランジスタの抵抗で、容量は次のゲート電極と、途中の配線の容量の合計です。

数字は説明のための例です。抵抗が10 kΩ、容量が1 fF(フェムトファラド、1000兆分の1 F)なら、τは10ピコ秒です。半分に届くのは、その約0.69倍の約7ピコ秒です。出力の先に多くのゲートをつなぐほど容量が増え、そのぶん遅くなります。

クロックの1回の間に、信号は何段もの論理ゲートと配線を順に通ります。結果は、次の合図までに届いて落ち着いていなければなりません。5 GHzなら1回は200ピコ秒、1 GHzなら1ナノ秒です(セットアップ時間とホールド時間の図解)。

そのため、いちばん遅い道筋の遅れが、クロックをどこまで速くできるかを決めます。この道筋をクリティカルパスと呼びます。設計では、道筋ごとのRCの遅れを足し合わせて、間に合うかを確かめます。

充電には電力も使います。切り替わるたびに容量に電気をためては捨てるので、容量が大きく切り替えが多いほど、電力が増えます(動的消費電力)。容量を小さくすると、速さと省電力の両方に効きます。

効くところ2: 細い配線ほど抵抗が増える

配線の抵抗は、長さに比例し、断面積に反比例します。幅と厚さをどちらも半分にすると、断面積は4分の1になり、同じ長さの抵抗は4倍になります。微細化で配線を細くするほど、1 mmあたりの抵抗は増えていきます。

とても細い配線では、金属そのものの電気の通しにくさ(抵抗率)まで上がります。銅の配線の幅が数十nmより細くなると、電子が配線の表面や結晶の境目に当たる回数が増えるからです(銅・コバルト・ルテニウム配線の違い)。

一方、配線の容量は、長さあたりでは大きく減りません。細くなると上下の層と向かい合う面は減りますが、隣の配線との間隔も狭まるからです。その結果、細い配線ほど、同じ長さのRCは大きくなります。

効くところ3: 長い配線の遅れは長さの2乗で増える

長い配線では、抵抗と容量が1か所にまとまっているわけではありません。配線のどの部分にも、少しずつ抵抗と容量があります。細かい抵抗とコンデンサが、はしごのように何段もつながったものと考えられます。

配線の長さを2倍にすると、抵抗は2倍、容量も2倍になります。遅れはその積で決まるので、2 × 2 = 4倍です。3倍なら9倍で、遅れは長さの2乗で増えます。これは、拡散で広がる距離が時間の平方根で伸びるのと同じ形です(「拡散とは?」)。

はしごの手前の容量は、手前の短い区間の抵抗だけを通して充電されます。そのため遅れは、全体の抵抗と容量を単純に掛けた値より小さくなります。半分に届くのは、その約0.38倍です。

設計の見積もりには、米国の物理学者エルモアが1948年に考えたエルモア遅延もよく使われます。はしご状の配線では0.5倍で、実際に半分に届く時間より少し長めに出ます。

配線のRC遅延の計算ツールの初期値で、配線だけの遅れを計算してみます。幅50 nm・厚さ100 nmの銅の配線で、1 mmあたりの抵抗は3.4 kΩ、容量は0.12 pFです。容量はかなり単純化した値で、実際はもう少し大きくなります。

4 mmの配線の遅れは、5 GHzのクロックの1回(200ピコ秒)の10倍を超えます。チップの端から端までは、数mm以上あるのがふつうです。何も手を打たなければ、長い配線は使いものになりません(配線のRC遅延の計算ツール)。

効くところ4: 中継の回路で区切る

遅れが長さの2乗で増えるなら、短く区切ればよいことになります。そこで長い配線の途中に、信号を受け取って新しく送り直す回路を入れます。この回路をリピータ(中継器)と呼び、中身は簡単な論理ゲートです。

4 mmの配線を1 mmずつ4つに区切ると、1区間の遅れは約150ピコ秒で、4区間で約0.6ナノ秒です。区切らないときの約2.5ナノ秒の、4分の1です。そのかわり、区間ごとに送り直す回路の遅れが加わり、電力と面積も使います。

区間の長さを一定に保てば、配線を長くしても区間の数が増えるだけです。そのため、遅れは長さの2乗ではなく、長さにほぼ比例するようになります。リピータの数と大きさは、遅れと電力のつり合いを見て決めます。

長い配線を、上のほうの厚くて幅の広い層に通すのも、よく使われる対策です。断面積が大きいので、抵抗が小さくなります。先端のチップの配線は10層以上に重なっていて、層ごとに太さが違います(多層配線)。

効くところ5: 材料を変えてRとCを下げる

銅の配線

Rを下げるには、電気をよく通す金属を使います。チップの配線は長くアルミニウムでしたが、IBMは1997年、銅で配線したチップの製造技術を発表しました。20 ℃での抵抗率は銅が約1.7 µΩ·cm、アルミニウムが約2.7 µΩ·cmで、銅のほうが4割近く低いのです。

銅は、それまで長く実用になりませんでした。シリコンや絶縁膜の中に入り込みやすく、トランジスタを傷めるからです。そこで、銅のまわりを薄い金属の膜で包み、入り込みを防ぎます。この膜をバリアメタルと呼びます。

銅は、ガスで削って形を作るのも難しい金属です。そこで、先に絶縁膜に溝を掘り、銅を埋めてから、余分を磨いて取り除く作り方に変えました。この方法をダマシン法と呼びます(ダマシン法とエッチングで形づくる配線の違い)。

容量の小さい絶縁膜

Cを下げるには、配線の間の絶縁膜を、電気をためにくい材料に変えます。このためやすさは比誘電率(k)という数で表し、小さいほど容量が小さくなります。長く使われてきた二酸化ケイ素(SiO2)は、kが約4です。

kを下げた絶縁膜を、Low-k材料と呼びます。2000年前後から使われ始め、炭素を含む酸化膜ではkは3前後です。細かい穴を含ませて、kを2.5前後まで下げた膜も製品に使われています。

ただし、穴が多いほど膜はもろくなり、作りにくくなります。配線の間の一部を空洞にするエアギャップという方法もあります。空気のkは、ほぼ1だからです。

同じ式が出てくる場所

RCフィルタ

抵抗とコンデンサをつなぎ、コンデンサの電圧を取り出すと、ゆっくりした変化は通り、速い変化は通りにくくなります。これで細かい雑音を取り除く回路を、RCフィルタと呼びます。通すか通さないかの境目の周波数は、1 ÷(2π × τ)です。τが1ミリ秒なら、約159 Hzです(RC時定数の計算ツール)。

ボタンの読み取り

機械式のスイッチを押すと、金属の接点が細かく跳ねて、ごく短い間にオンとオフを何度も繰り返します。これをチャタリングと呼びます。組込み技術者のガンスルが、いくつものスイッチを測った例では、跳ねている時間は平均で約1.6ミリ秒でした。

そのままでは、マイコンは1回の押し込みを何回分にも数えてしまいます。そこで、抵抗とコンデンサで変化をならしてから読み取ります。例えば10 kΩと1 µFならτは10ミリ秒で、跳ねている間の細かい変化をならせます。プログラムで一定の時間待ってから読み直す方法もあります(「マイコンとは?」)。

受け取る側には、ゆっくりした変化でも出力がばたつかないシュミットトリガという回路をよく使います。

もう一歩: 揺れながら落ち着く場合

コイル(電流の変化を妨げる部品)の性質が加わると、抵抗が小さい場合、電圧は目標を行き過ぎて揺れながら落ち着きます。ばねにつけたおもりの揺れと似た動きです。チップの外の電源や、基板の速い信号の配線で問題になります。制御の世界にも同じ形の式が出てきます(PIDのステップ応答シミュレーター)。

よくある誤解

数字で見る

同じτ = RCの考え方が、ピコ秒からミリ秒まで、10億倍も違う時間で使われています。チップの中ではRもCもとても小さいので、ピコ秒の単位になります。ボタンの読み取りでは、わざと大きなRとCを選びます。

もっと詳しく学ぶ

• 用語: RC遅延 / クロックスキュー / STA(静的タイミング解析) / エレクトロマイグレーション
• 数字で試す: RC時定数の計算ツール / 配線のRC遅延の計算ツール
• 違いを表で見る: 静的消費電力と動的消費電力の違い
• 関連する解説: 「拡散とは?」 / 「CPUとは?」 / 「「2nm」は何の長さ?」