静的消費電力と動的消費電力の違い:原因・式・温度依存・削減方法を比較
CMOS回路の消費電力は、信号が切り替わるときに使う動的消費電力と、切り替わらなくても使い続ける静的消費電力に分けられます。動的消費電力は、配線やゲートの容量の充電と放電によるもので、P = αCV²fで表されます。静的消費電力は、オフのトランジスタなどを流れるリーク電流によるもので、温度が上がると急に増えます。微細化で電源電圧としきい値電圧が下がるにつれて、静的消費電力の割合が大きくなりました。
| 項目 | 静的消費電力 | 動的消費電力 |
|---|---|---|
| 別名 | リーク電力 | スイッチング電力 |
| 原因 | オフのトランジスタのサブスレッショルドリーク、ゲートリーク、接合リークなど | 負荷の容量の充電と放電。切り替えの途中でpMOSとnMOSが同時にオンになる貫通電流を含めることもある |
| 式の目安 | P = V × Ileak(Ileak:リーク電流) | P = αCV²f(α:活動率、C:容量、V:電源電圧、f:周波数) |
| 回路が止まっているとき | 電源が入っている限り使われる | 信号が切り替わらなければ、ほぼゼロ |
| 電源電圧への依存 | 電圧に比例する以上に増える。DIBLなどでリーク電流自体も増えるため | 電圧の2乗に比例する |
| 周波数への依存 | ほぼ依存しない | 周波数に比例する |
| 温度への依存 | 強い。温度とともに指数関数的に増え、熱暴走の原因にもなる | 弱い |
| しきい値電圧への依存 | 強い。しきい値を下げるとサブスレッショルドリークが指数関数的に増える(室温で約60〜100 mV下げるごとにおよそ10倍) | 直接は依存しない。ただし、しきい値が高いと回路が遅くなる |
| 削減方法 | パワーゲーティング、しきい値の高いトランジスタ(マルチVt)、待機中の電圧の低下、High-k/メタルゲートによるゲートリークの抑制 | クロックゲーティング、DVFS、電源電圧を下げる、容量を減らす、活動率を下げる |
| スケーリングでの変化 | 電源電圧とともにしきい値電圧を下げたため急に増え、無視できない割合になった。FinFETなどゲートの制御性の高い構造で抑えている | デナードスケーリングでは、寸法と電圧を同じ比率で縮めて電力密度を一定に保てた。電圧を下げにくくなり、電力密度の上昇が問題になった |
| 効いてくる場面 | 待機の時間が長い機器、高温で動くチップ | 高い周波数で活発に動いているとき |
数値は代表的な目安で、世代や製品によって異なります。