STA(静的タイミング解析)とは

せいてきたいみんぐかいせき

テストパターンを使わずに回路の各パスの遅延を計算し、タイミング制約を満たしているかを検証する手法。

この用語の分野: LSI設計フロー・EDA

解説の中の「STA(静的タイミング解析)」

「STA(静的タイミング解析)」が出てくる問題(10問)

  1. 静的タイミング解析(STA)の説明として正しいものはどれか。
  2. 静的タイミング解析で、信号がクロックのエッジ直後に早く変化しすぎて、フリップフロップが前のデータを正しく保持できなくなるタイミング違反はどれか。
  3. 静的タイミング解析でセットアップ違反が見つかったときの対策として適切なものはどれか。
  4. 静的タイミング解析を、プロセスのばらつき・電源電圧・温度の組み合わせを変えた複数の条件で行う理由として正しいものはどれか。
  5. 論理合成や静的タイミング解析で、クロック周期や入出力の遅延などのタイミングの条件を記述したものを何と呼ぶか。
  6. 静的タイミング解析で、同じチップの中でも場所によってトランジスタや配線の遅延がばらつくことを考慮するため、遅延に係数を掛けて余裕をとる手法を何と呼ぶか。
  7. 静的タイミング解析で、悲観的になりやすい通常の解析の結果を、違反した経路について実際の信号の伝わり方にもとづいて詳しく再計算し、余分な余裕を取り除く手法を何と呼ぶか。
  8. すべてのフリップフロップが共通のクロックで動作する同期式回路の利点として正しいものはどれか。
  9. 配置配線後のレイアウトから、配線の抵抗や容量を取り出す工程を何と呼ぶか。
  10. スタンダードセルの遅延や消費電力を、さまざまな入力の遷移時間・負荷容量・電圧・温度の条件で回路シミュレーションして表にまとめる作業を何と呼ぶか。

関連する用語

フリップフロップ 論理合成 セットアップ時間 ホールド時間 しきい値電圧 配置配線 スタンダードセル RTL(レジスタ転送レベル) FPGA LVS

用語集の一覧へ