실리콘의 비저항과 불순물 농도 환산

웨이퍼 사양에 적힌 비저항으로부터 불순물 농도를, 또는 농도로부터 비저항을 구합니다. 불순물이 많을수록 이동도가 낮아지는 효과까지 반영해 n형(인·비소)과 p형(붕소)을 계산합니다.

입력값

어느 칸에 입력해도 다른 쪽 값을 계산합니다. 농도는 1e15처럼 지수 형식으로 입력할 수 있습니다.

결과

불순물 농도 N
–
비저항 ρ
–
다수 캐리어 이동도 μ
–
전도도 σ = 1/ρ
–

두 축 모두 로그 눈금입니다. 실선은 선택한 전도형, 점선은 다른 전도형입니다. 빨간 점이 현재 값입니다(10¹³~10¹⁹ cm⁻³ 범위에서 표시).

온도 300 K에서 불순물이 모두 이온화되어 있다고 보고, 소수 캐리어의 기여는 무시합니다. 이동도는 Caughey–Thomas형 식 μ = μmin + (μmax − μmin)/(1 + (N/Nref)^α)에 교과서에서 흔히 쓰는 대표적인 피팅값(전자: μmax 1414, μmin 68.5 cm²/V·s, Nref 9.2×10¹⁶ cm⁻³, α 0.711, 정공: 470.5, 44.9, 2.23×10¹⁷, 0.719)을 넣어 구합니다. 보상(도너와 억셉터가 함께 들어 있는 경우)과 10¹⁹ cm⁻³을 넘는 고농도에서의 불완전 이온화는 고려하지 않습니다.

비저항과 불순물 농도의 식

반도체의 전도도는 캐리어 수와 움직이기 쉬운 정도의 곱으로 σ = q(nμn + pμp)로 나타냅니다. n형에서 불순물이 모두 이온화되어 있으면 n ≈ ND이고 소수 캐리어의 기여는 무시할 수 있으므로, 비저항은 ρ = 1/(q·ND·μn)입니다. p형도 마찬가지로 ρ = 1/(q·NA·μp)입니다. 다만 이동도 μ 자체가 농도에 따라 변하기 때문에 농도와 비저항은 단순한 반비례 관계가 되지 않습니다. 이 계산기는 μ(N) = μmin + (μmax − μmin)/(1 + (N/Nref)^α)라는 Caughey–Thomas형 식으로 이동도를 구하고, 비저항에서 농도를 구할 때는 이 식을 농도에 대해 수치적으로 풉니다.

전제 조건과 적용 범위

온도 300 K의 실리콘에 불순물이 한 종류만 들어 있고 모두 이온화되어 있다고 가정하며, 소수 캐리어의 기여는 무시합니다. 적용 범위의 기준은 10¹³~10¹⁹ cm⁻³입니다. 도너와 억셉터가 함께 들어 있는 보상된 결정에서는 캐리어 수가 순(net) 농도로 정해지는 반면, 이동도는 두 농도를 합친 만큼의 산란을 받기 때문에 이 계산기의 값보다 비저항이 높아집니다. 10¹⁹ cm⁻³을 넘으면 불완전 이온화와 밴드갭 축소의 영향이 나타나, 실측에 근거한 환산표와의 차이가 커집니다.

계산 예

기본값인 p형, NA = 10¹⁵ cm⁻³에서는 정공 이동도가 약 462 cm²/V·s이므로 ρ = 1/(1.602×10⁻¹⁹ × 10¹⁵ × 462) ≈ 13.5 Ω·cm입니다. 같은 농도의 n형에서는 전자 이동도가 약 1362 cm²/V·s로 약 3배 크기 때문에 ρ ≈ 4.58 Ω·cm가 됩니다. 반대로 사양이 'p형 10 Ω·cm'인 웨이퍼는 약 1.36×10¹⁵ cm⁻³, 'n형 1 Ω·cm'인 웨이퍼는 약 4.9×10¹⁵ cm⁻³으로 구해집니다. 농도를 100배인 10¹⁷ cm⁻³으로 높이면 p형의 비저항은 약 0.197 Ω·cm로, 100분의 1인 0.135 Ω·cm까지는 내려가지 않습니다. 불순물에 의한 쿨롱 산란으로 이동도가 약 317 cm²/V·s로 낮아지기 때문입니다.

사용한 값과 출처의 종류

이동도 식의 계수는 실리콘 이동도의 실측값에 맞춘 대표적인 피팅값으로, 반도체 소자 교과서와 해설에서 널리 쓰이는 것입니다. 전기소량은 q = 1.602×10⁻¹⁹ C입니다. 실제 웨이퍼에서는 4점 탐침법 등으로 비저항을 측정한 뒤 SEMI MF723 (formerly ASTM F723) 같은 환산 규격으로 농도를 구하는 것이 일반적입니다. 이 계산기의 결과는 기준값으로 사용하고, 정확한 값이 필요할 때는 환산 규격이나 실측으로 확인하십시오.

반도체 물리 문제 풀어 보기

전자 밀도 1×10¹⁶ cm⁻³, 전자 이동도 1000 cm²/V·s인 n형 실리콘의 저항률은 대략 얼마입니까? (정공의 기여는 무시, 전기 소량 1.6×10⁻¹⁹ C)

  1. A약 0.06 Ω·cm
  2. B약 0.6 Ω·cm
  3. C약 60 Ω·cm
정답과 해설 보기

정답: B. 약 0.6 Ω·cm

전도율은 σ = qnμ = 1.6×10⁻¹⁹ × 1×10¹⁶ × 1000 = 1.6 S/cm이며, 저항률은 그 역수인 ρ ≈ 0.63 Ω·cm입니다. 'ρ ≈ 1/(qnμ)'는 웨이퍼의 저항률에서 도펀트 농도를 추정하는 기본식입니다. 실무에서는 이동도의 농도 의존성을 포함한 환산표(ASTM 규격 등)를 사용하며, 예를 들어 1~10 Ω·cm의 p형 웨이퍼는 붕소 약 10¹⁵~10¹⁶ cm⁻³에 해당합니다.

실리콘 웨이퍼의 저항률과 첨가한 불순물 농도의 관계로 올바른 것은?

  1. A불순물 농도가 높을수록 저항률은 높아진다
  2. B불순물 농도와 저항률은 무관하다
  3. C불순물 농도가 높을수록 저항률은 낮아진다
정답과 해설 보기

정답: C. 불순물 농도가 높을수록 저항률은 낮아진다

불순물을 많이 첨가하면 캐리어가 늘어 저항률이 낮아지며, 이 관계 때문에 웨이퍼의 저항률은 불순물 농도의 기준으로 사양에 지정됩니다. 예를 들어 p형 1~10 Ω·cm라면 붕소는 약 10¹⁵~10¹⁶ cm⁻³, 0.01 Ω·cm라면 약 10¹⁹ cm⁻³입니다. 농도가 높아지면 이온화 불순물 산란으로 이동도가 떨어지므로 단순한 반비례가 되지 않으며, ASTM 등의 환산표를 사용하여 변환합니다.

진성 반도체의 저항률의 온도 의존성으로 올바른 것은 무엇입니까?

  1. A온도가 올라가면 저항률이 내려간다
  2. B온도가 올라가면 저항률이 올라간다
  3. C온도와 관계없이 저항률은 일정하다
정답과 해설 보기

정답: A. 온도가 올라가면 저항률이 내려간다

진성 반도체에서는 온도가 올라가면 밴드갭을 넘어 여기되는 캐리어가 지수 함수적으로 늘어나므로 저항률이 내려갑니다(음의 온도 계수). 금속은 캐리어 수가 거의 일정하고 격자 진동에 의한 산란이 늘어나므로 저항률이 올라갑니다. 이 성질을 이용한 것이 서미스터(NTC)입니다. 다만 불순물을 첨가한 실리콘에서는 상온 부근에서 캐리어 수가 거의 일정하므로, 이동도 저하로 저항이 오히려 올라가는 범위도 있습니다.

웨이퍼의 저항률을 비접촉으로 측정하는 방법으로 사용되는 것은?

  1. ASIMS
  2. BTEM 관찰
  3. C와전류를 이용한 측정
정답과 해설 보기

정답: C. 와전류를 이용한 측정

교류 자기장을 걸면 웨이퍼 내에 와전류가 흐르고, 그 크기는 도전율(면저항)에 따라 달라집니다. 이를 코일로 검출하여 웨이퍼에 접촉하지 않고 저항률을 측정할 수 있습니다. 탐침을 대는 4탐침법과 달리 표면에 흠집을 내지 않고 오염도 없어, 웨이퍼 입고 검사나 금속막 두께 측정(면저항에서 환산) 등에 사용됩니다. 매핑하여 웨이퍼 내 분포도 평가할 수 있습니다.

자주 묻는 질문

같은 농도인데 n형과 p형의 비저항이 다른 이유는 무엇입니까?

실리콘에서는 전자의 이동도가 정공의 약 3배이기 때문입니다. 저농도에서 전자는 약 1400 cm²/V·s, 정공은 약 470 cm²/V·s이므로, 같은 농도라면 n형의 비저항은 p형의 약 3분의 1이 됩니다.

비저항을 10배로 하려면 농도를 10분의 1로 하면 됩니까?

10¹⁵ cm⁻³ 이하의 저농도에서는 이동도가 거의 일정하므로 대략 10분의 1이면 됩니다. 고농도에서는 농도를 낮추면 이동도가 올라가 비저항의 증가가 둔해지므로, 10분의 1보다 더 많이 낮춰야 합니다. 그래프에서 기울기의 변화를 확인해 보십시오.

실제 웨이퍼의 비저항으로부터 농도를 구하는 데 쓸 수 있습니까?

기준값으로는 쓸 수 있습니다. 다만 도너와 억셉터가 함께 들어 있는 보상이나, CZ 실리콘을 450 ℃ 부근에서 열처리할 때 생기는 서멀 도너가 있으면 비저항과 농도의 관계가 달라집니다. 정확한 값은 환산 규격이나 SIMS 등을 이용한 농도 측정으로 확인하십시오.

관련 용어

이동도 도너(donor) 억셉터(Acceptor) 4점 탐침법 진성 캐리어 밀도 서멀 도너(Thermal Donor)

관련 도해

관련 비교

반도체 계산 도구

웨이퍼당 다이 수 및 수율 계산기웨이퍼 지름·다이 크기·결함 밀도로 다이 수, 수율, 양품 1개당 비용을 계산노광 해상도 및 초점 심도 계산기파장, NA, k1로 해상도(하프 피치), 초점 심도, 피치 분할 수 계산셋업·홀드 타이밍 계산기플립플롭 간 경로의 셋업·홀드 슬랙과 최대 클럭 주파수MOSFET I-V 특성 (ID–VDS)Vth, W/L, λ를 바꿔 ID–VDS 곡선과 동작점(영역, ID, gm, ro)을 확인합니다퀴즈 세트 만들기주제와 문항 수를 고르면 수업과 교육에 공유할 수 있는 퀴즈 링크를 만들어 드립니다접합 온도 및 열저항 계산기소비 전력과 열저항으로 접합 온도, Tj(max)까지의 여유, 최대 전력 계산메모리 대역폭 계산기전송 속도와 버스 폭으로 DDR, LPDDR, GDDR, HBM의 피크 및 실효 대역폭 계산ADC SNR과 유효 비트 수(ENOB)분해능, 클럭 지터, 오버샘플링으로 ADC의 SNR과 유효 비트 수 계산암달의 법칙과 병렬 속도 향상병렬화 비율과 프로세서 수로 암달의 법칙과 구스타프슨의 법칙에 따른 속도 향상률과 병렬 효율 계산캐시 주소 분할과 평균 메모리 접근 시간캐시 크기, 라인 크기, 연관도로 태그·인덱스·오프셋 비트 수와 평균 메모리 접근 시간 계산CMOS 소비 전력 (동적·정적)활동률, 용량, 전압, 주파수, 누설 전류로 동적·정적 소비 전력과 DVFS 적용 후 전력 계산PN 접합의 내장 전위와 공핍층 폭도핑 농도와 역방향 바이어스로 PN 접합의 내장 전위, 공핍층 폭, 최대 전계, 접합 용량 계산열산화막 두께 (Deal-Grove 모델)온도, 시간, 건식·습식 분위기, 면방위로 Deal-Grove 모델에 따른 실리콘 산화막 두께와 소비되는 실리콘 계산칩 내부 배선의 RC 지연금속, 폭, 두께, 간격, 유전율, 길이로 배선 저항과 커패시턴스, 분포 RC 지연, 드라이버와 부하를 포함한 지연 계산위상 잡음에서 RMS 지터로의 변환dBc/Hz 단위의 위상 잡음 프로파일을 적분해 클록의 RMS 위상 오차와 RMS 지터 계산PDN 목표 임피던스와 디커플링 커패시터전원 전압, 허용 리플, 전류 변화로 목표 임피던스를 구하고 디커플링 커패시터의 자기 공진 주파수와 유효 대역 계산밴드갭과 발광 파장 환산밴드갭(eV)과 발광 파장(nm)을 서로 환산. Si·GaAs·GaN 등 대표 재료 프리셋 제공진성 캐리어 밀도의 온도 의존성Si·Ge·GaAs의 진성 캐리어 밀도 ni를 온도로 계산. 불순물 농도를 넣으면 진성화 온도도 확인MOSFET의 문턱 전압산화막 두께·기판 농도·게이트 재료·고정 전하·기판 바이어스로 MOSFET의 문턱 전압 계산