한국어
메뉴

MOSFET I-V 특성 (ID–VDS)

이 계산기는 장채널 제곱 법칙 모델에 채널 길이 변조를 더해 nMOSFET의 드레인 전류를 계산하고, 이를 ID–VDS 곡선군으로 그립니다. 동작점이 차단 영역, 선형 영역, 포화 영역 중 어디에 있는지와 그 점에서의 드레인 전류 및 소신호 파라미터를 한눈에 보여 줍니다.

파라미터

동작점

영역
–
드레인 전류 ID
–
포화 전압 VDS,sat = VGS − Vth
–
트랜스컨덕턴스 gm
–
출력 저항 ro
–

굵은 선은 설정한 VGS이고, 가는 선은 더 낮은 게이트 전압입니다. 점선은 선형 영역과 포화 영역의 경계(VDS = VGS − Vth)입니다. 문턱 전압 이하 전류와 단채널 속도 포화는 포함하지 않습니다.

제곱 법칙 모델

장채널 nMOSFET에서는 VGS가 문턱 전압 Vth를 넘으면 채널이 형성됩니다. VDS가 작은 선형(트라이오드) 영역에서는 ID = µnCox(W/L)[(VGS − Vth)VDS − VDS²/2]이며, 트랜지스터는 전압 제어 저항처럼 동작합니다. VDS가 오버드라이브 전압 VGS − Vth를 넘으면 드레인 쪽 끝에서 채널이 핀치오프되고, 포화 영역에서는 ID = (1/2)µnCox(W/L)(VGS − Vth)²로 VDS와 거의 무관해집니다.

채널 길이 변조와 출력 저항

실제 소자에서는 포화 영역에서 VDS를 높이면 핀치오프 점이 소스 쪽으로 이동해 유효 채널이 짧아지므로 전류가 여전히 조금씩 증가합니다. 이 채널 길이 변조는 ID에 (1 + λVDS)를 곱하여 모델링합니다. 이 기울기로부터 소신호 출력 저항 ro ≈ 1/(λID)가 얻어지며, 이것이 증폭기의 고유 이득 gm·ro를 결정합니다. 채널이 짧을수록 λ가 커지고 ro가 작아지므로, 아날로그 회로에서는 최소 길이보다 긴 채널을 사용하는 경우가 많습니다.

트랜스컨덕턴스 구하기

포화 영역에서 게이트 전압 변화에 대한 전류 변화는 gm = µnCox(W/L)(VGS − Vth) = 2ID/(VGS − Vth)입니다. 같은 전류에서 오버드라이브가 작을수록 gm은 커지지만, 더 큰 소자(더 큰 W/L)가 필요하고 전압 헤드룸도 달라집니다. 기본값 Vth = 0.5 V, µnCox = 200 µA/V², W/L = 10, λ = 0.05 /V, VGS = 1.5 V, VDS = 1.2 V에서는 ID ≈ 1.06 mA, gm ≈ 2.1 mS, ro ≈ 19 kΩ이며, gm·ro는 약 40입니다.

모델의 한계

제곱 법칙은 장채널 소자에 대한 근사입니다. 최신 단채널 트랜지스터에서는 강한 전계에서 캐리어가 속도 포화에 도달하므로, 전류는 (VGS − Vth)에 대해 제곱보다는 선형에 가깝게 의존합니다. 문턱 전압 이하에서도 전류는 0이 아닙니다. 문턱 전압 이하 전류는 게이트 전압에 따라 지수적으로 변하며, 실온에서 10배 변화당 최소 약 60 mV가 필요합니다. 따라서 회로 설계에서는 시뮬레이션에 BSIM 같은 정밀한 컴팩트 모델을 사용합니다.

MOSFET 연습 문제

장채널 MOSFET이 포화 영역에서 동작할 때, 드레인 전류 ID는 대략 무엇에 비례합니까? (VGS: 게이트-소스 간 전압, Vth: 문턱 전압)

  1. A(VGS − Vth)의 제곱
  2. BVGS − Vth
  3. CVGS의 역수
정답과 해설 보기

정답: A. (VGS − Vth)의 제곱

장채널 MOSFET의 포화 영역에서는 ID = (1/2)μCox(W/L)(VGS − Vth)²이며, 드레인 전류는 (VGS − Vth)의 제곱에 비례합니다(제곱 법칙). VGS − Vth는 오버드라이브 전압이라 불리며 아날로그 설계의 기본 파라미터입니다. 단채널에서는 속도 포화로 1제곱에 가까워지고, 이동도 열화나 기생 저항의 영향으로 더 어긋나므로, 실제 설계에서는 BSIM 등의 정밀한 모델을 사용합니다.

드레인-소스 간 전압 VDS가 충분히 작은 선형 영역에서 MOSFET의 동작으로 올바른 것은 무엇입니까?

  1. A게이트 전압에 따라 저항값이 바뀌는 가변 저항처럼 동작한다
  2. BVDS와 관계없이 일정한 전류를 흘리는 정전류원처럼 동작한다
  3. C한 방향으로만 전류를 흘리는 다이오드처럼 동작한다
정답과 해설 보기

정답: A. 게이트 전압에 따라 저항값이 바뀌는 가변 저항처럼 동작한다

선형 영역에서는 드레인 전류가 VDS에 거의 비례하고, 그 기울기(컨덕턴스) μCox(W/L)(VGS − Vth)가 게이트 전압에 따라 바뀌므로, 게이트 전압으로 제어할 수 있는 가변 저항처럼 동작합니다. 스위치의 온 상태가 이 영역이며, 온 저항은 게이트 전압을 높일수록 작아집니다. 이 성질은 아날로그 스위치나 가변 이득 회로에도 사용됩니다. VDS가 VGS − Vth를 넘으면 포화 영역이 됩니다.

장채널 nMOSFET이 포화 영역에서 동작하는 조건으로 올바른 것은 무엇입니까? (VGS > Vth로 가정)

  1. AVDS = 0
  2. BVDS < VGS − Vth
  3. CVDS ≥ VGS − Vth
정답과 해설 보기

정답: C. VDS ≥ VGS − Vth

VGS > Vth로 채널이 있을 때 VDS ≥ VGS − Vth가 되면, 드레인 끝의 게이트-채널 간 전압이 Vth를 밑돌아 채널이 핀치오프되고, 드레인 전류는 VDS에 거의 의존하지 않게 됩니다. 이것이 포화 영역입니다. 증폭 회로는 이 영역에서 사용하며, 최소한으로 필요한 VDS(= VGS − Vth)가 출력 스윙의 하한이 됩니다. 단채널에서는 속도 포화 때문에 더 낮은 VDS에서 전류가 포화됩니다.

포화 영역에 있는 MOSFET의 소신호 출력 저항 ro를 채널 길이 변조 계수 λ와 드레인 전류 ID로 나타낸 식으로 적절한 것은 무엇입니까?

  1. Aro ≈ 1 / (λ × ID)
  2. Bro ≈ ID / λ
  3. Cro ≈ λ × ID
정답과 해설 보기

정답: A. ro ≈ 1 / (λ × ID)

채널 길이 변조를 고려하면, 포화 영역의 드레인 전류는 ID(1 + λVDS) 형태로 VDS와 함께 약간 늘어나며, 이 기울기의 역수가 출력 저항 ro ≈ 1/(λID)입니다. λ는 채널 길이에 거의 반비례하므로 L을 2배로 하면 ro도 약 2배가 됩니다. 트랜지스터 단체의 최대 전압 이득은 gm·ro이며, 미세한 트랜지스터에서는 10~20배 정도밖에 안 되므로 캐스코드나 다단 구성으로 이득을 확보합니다.

자주 묻는 질문

MOSFET은 언제 포화 영역에 있습니까?

nMOSFET에서는 VGS > Vth일 때 채널이 존재하며, VDS ≥ VGS − Vth이면 포화 영역에 있습니다. VDS가 이보다 작으면 선형(트라이오드) 영역에 있습니다.

MOSFET과 BJT에서 '포화'는 같은 의미입니까?

아닙니다. MOSFET의 포화는 전류가 VDS와 거의 무관한 영역으로, 증폭에 사용됩니다. BJT의 포화는 트랜지스터가 완전히 켜진 상태를 뜻하며, 오히려 MOSFET의 선형 영역에 가깝습니다.

MOSFET의 출력 저항은 어떻게 계산합니까?

포화 영역에서는 채널 길이 변조 계수와 드레인 전류로부터 ro ≈ 1/(λID)로 추정합니다. λ = 0.05 /V, ID = 1 mA이면 ro는 약 20 kΩ입니다.

관련 용어

문턱 전압 포화 영역 차단 영역(Cutoff Region) 채널 길이 변조 이동도 상호 컨덕턴스(transconductance)

반도체 계산 도구

웨이퍼당 다이 수 및 수율 계산기웨이퍼 지름·다이 크기·결함 밀도로 다이 수, 수율, 양품 1개당 비용을 계산노광 해상도 및 초점 심도 계산기파장, NA, k1로 해상도(하프 피치), 초점 심도, 피치 분할 수 계산셋업·홀드 타이밍 계산기플립플롭 간 경로의 셋업·홀드 슬랙과 최대 클럭 주파수퀴즈 세트 만들기주제와 문항 수를 고르면 수업과 교육에 공유할 수 있는 퀴즈 링크를 만들어 드립니다접합 온도 및 열저항 계산기소비 전력과 열저항으로 접합 온도, Tj(max)까지의 여유, 최대 전력 계산메모리 대역폭 계산기전송 속도와 버스 폭으로 DDR, LPDDR, GDDR, HBM의 피크 및 실효 대역폭 계산ADC SNR과 유효 비트 수(ENOB)분해능, 클럭 지터, 오버샘플링으로 ADC의 SNR과 유효 비트 수 계산암달의 법칙과 병렬 속도 향상병렬화 비율과 프로세서 수로 암달의 법칙과 구스타프슨의 법칙에 따른 속도 향상률과 병렬 효율 계산캐시 주소 분할과 평균 메모리 접근 시간캐시 크기, 라인 크기, 연관도로 태그·인덱스·오프셋 비트 수와 평균 메모리 접근 시간 계산CMOS 소비 전력 (동적·정적)활동률, 용량, 전압, 주파수, 누설 전류로 동적·정적 소비 전력과 DVFS 적용 후 전력 계산PN 접합의 내장 전위와 공핍층 폭도핑 농도와 역방향 바이어스로 PN 접합의 내장 전위, 공핍층 폭, 최대 전계, 접합 용량 계산열산화막 두께 (Deal-Grove 모델)온도, 시간, 건식·습식 분위기, 면방위로 Deal-Grove 모델에 따른 실리콘 산화막 두께와 소비되는 실리콘 계산