PN 접합에 가하는 역방향 바이어스 전압을 크게 하면 공핍층의 폭은 어떻게 됩니까?
- A좁아진다
- B변하지 않는다
- C넓어진다
PN 접합의 내장 전위와 공핍층 폭
p측과 n측의 도핑 농도와 역방향 바이어스를 입력하면 계단 접합의 공핍 근사를 이용해 내장 전위, 공핍층 폭과 양쪽으로의 분배, 최대 전계, 접합 용량을 계산합니다. 공핍층이 도핑과 전압에 따라 어떻게 변하는지 수치로 확인할 수 있습니다.
결과
내장 전위를 넘는 순방향 전압에서는 공핍층이 사라지므로 이 계산을 적용할 수 없습니다. VR에는 −Vbi보다 큰 값을 입력하십시오.
- 내장 전위 Vbi
- –
- 공핍층 폭 W
- –
- n측 공핍층 폭 xn
- –
- p측 공핍층 폭 xp
- –
- 최대 전계 Emax
- –
- 단위 면적당 접합 용량 Cj
- –
300 K에서 완전 이온화를 가정하고 계단 접합의 공핍 근사로 계산합니다. 대표적인 진성 캐리어 밀도 ni는 Si 1.0×10¹⁰, Ge 2.0×10¹³, GaAs 2.1×10⁶ cm⁻³입니다. 농도는 1e17처럼 지수 형식으로 입력할 수 있습니다. VR이 음수이면 순방향 바이어스를 뜻합니다.
그래프로 보기
다른 입력은 현재 값 그대로 두고, 선택한 입력만 현재 값의 1/4~4배 범위에서 바꿨을 때의 결과입니다. 빨간 점이 현재 값입니다.
내장 전위와 공핍층 폭
p형 영역과 n형 영역이 만나면 경계 부근의 전자와 정공이 확산해 재결합하고, 이온화된 도펀트만 남은 공핍층이 생깁니다. 이 전하가 내장 전위 Vbi = (kT/q)ln(NA·ND/ni²)를 만듭니다. 공핍층 내 전하 밀도를 일정하게 보는 공핍 근사로 푸아송 방정식을 풀면 W = √(2εs(Vbi + VR)/q × (1/NA + 1/ND))를 얻습니다. 기본값인 Si, NA = 10¹⁷ cm⁻³, ND = 10¹⁶ cm⁻³, VR = 0 V에서는 Vbi ≈ 0.774 V, W ≈ 0.332 µm입니다.
공핍층은 농도가 낮은 쪽으로 넓어집니다
양쪽의 이온화 전하는 서로 같아야 하므로 NA·xp = ND·xn이 성립하고, 도핑 농도가 낮은 쪽이 더 깊이 공핍됩니다. 기본값에서는 공핍층이 n측으로 0.302 µm 뻗지만 p측으로는 0.030 µm에 불과해 단측 접합에 가깝습니다. 전계는 접합면에서 최대가 되며 Emax = qND·xn/εs = 2(Vbi + VR)/W로, 여기서는 약 46.6 kV/cm입니다. 역방향 바이어스 5 V에서는 W가 (Vbi + VR)의 제곱근에 비례해 약 0.906 µm로 넓어지고, Emax는 약 127 kV/cm로 커집니다.
접합 용량과 C-V 측정
역방향 바이어스가 걸린 공핍층은 양쪽에 전하를 가진 평행판 커패시터처럼 동작하므로 단위 면적당 용량은 Cj = εs/W입니다. 기본값에서는 약 31.2 nF/cm²이고, 역방향 바이어스 5 V에서는 약 11.4 nF/cm²로 줄어듭니다. 가변 용량 다이오드(바랙터)는 이 전압 의존 용량을 이용합니다. 단측 접합에서는 1/Cj²이 전압에 대해 직선이 되고 그 기울기에서 저농도 측의 도핑 농도를 구할 수 있으므로, C-V 측정이 도핑 프로파일 측정에 쓰입니다.
재료와 설계에서의 활용
밴드갭이 넓고 ni가 작은 재료일수록 내장 전위가 큽니다. 같은 도핑에서 Ge는 약 0.38 V, GaAs는 1.21 V입니다. ni는 온도에 따라 급격히 증가하므로 접합이 뜨거워지면 Vbi는 낮아집니다. 역방향 바이어스로 Emax가 임계 전계(Si에서는 도핑에 따라 대략 3×10⁵ V/cm)에 가까워지면 애벌란시 항복이 일어납니다. 전력 소자는 두껍고 저농도인 드리프트층에 공핍층을 넓게 퍼뜨려 전계를 낮추고 항복 전압을 높게 유지하며, 반대로 양쪽을 고농도로 도핑하면 W가 얇아져 낮은 전압에서 제너(터널) 항복이 일어납니다.
p측의 불순물 농도가 n측보다 훨씬 높은 PN 접합(p+n 접합)에서 공핍층은 어떻게 퍼집니까?
- A불순물 농도가 낮은 n측으로 크게 퍼진다
- B불순물 농도가 높은 p측으로 크게 퍼진다
- C반드시 p측과 n측으로 똑같이 퍼진다
PN 접합의 내장 전위(확산 전위)와 양쪽 불순물 농도의 관계로 올바른 것은 무엇입니까?
- A불순물 농도와 무관하게 일정하다
- B불순물 농도가 높을수록 작아진다
- C불순물 농도가 높을수록 커진다
역바이어스 PN 접합의 공핍층 용량(접합 용량) C를 접합 면적 A, 공핍층 폭 W, 반도체의 유전율 ε로 나타낸 식은 무엇입니까?
- AC = εA / W
- BC = εW / A
- CC = ε / (A × W)
정답과 해설 보기
정답: A. C = εA / W
공핍층은 양쪽에 전하가 쌓인 절연층처럼 동작하므로 평행판 커패시터와 마찬가지로 C = εA/W로 나타낼 수 있습니다. 역바이어스로 W가 넓어지면 용량은 작아집니다. 예를 들어 실리콘에서 면적 100 µm 각, W = 1 µm라면 C ≈ 11.7 × 8.85×10⁻¹² × 10⁻⁸ ÷ 10⁻⁶ ≈ 1 pF입니다. 고속 회로에서는 이 용량이 지연의 원인이 되므로, 접합 면적을 작게 하거나 저농도로 하여 줄입니다.
자주 묻는 질문
p+n 접합에서 공핍층은 어느 쪽으로 넓어집니까?
거의 전부 저농도인 n측으로 넓어집니다. NA·xp = ND·xn에서 NA = 10¹⁹ cm⁻³, ND = 10¹⁶ cm⁻³이면 공핍층의 99.9%가 n측에 있으므로, 항복 전압과 용량은 주로 저농도 측의 도핑으로 정해집니다.
역방향 바이어스를 4배로 하면 공핍층 폭은 어떻게 됩니까?
W는 (Vbi + VR)의 제곱근에 비례하므로, VR이 내장 전위보다 훨씬 클 때는 약 2배가 되고 접합 용량은 약 절반이 됩니다. Vbi를 무시할 수 없는 낮은 전압에서는 Vbi를 더한 뒤 비교하십시오.
순방향 바이어스에도 이 계산기를 쓸 수 있습니까?
VR에 음수를 입력하면 전위가 Vbi − VF로 줄어 공핍층이 좁아지는 모습을 볼 수 있습니다. 다만 대전류에서는 공핍 근사가 부정확해지고, VF가 Vbi에 이르면 폭이 0이 되어 공식을 더 이상 적용할 수 없습니다.
관련 용어
공핍층(Depletion Layer) 내장 전위(Built-in Potential) 접합 용량(공핍층 용량) 진성 캐리어 밀도 도너(donor) 억셉터(Acceptor) 애벌란시 항복(avalanche breakdown)
반도체 계산 도구
웨이퍼당 다이 수 및 수율 계산기웨이퍼 지름·다이 크기·결함 밀도로 다이 수, 수율, 양품 1개당 비용을 계산노광 해상도 및 초점 심도 계산기파장, NA, k1로 해상도(하프 피치), 초점 심도, 피치 분할 수 계산셋업·홀드 타이밍 계산기플립플롭 간 경로의 셋업·홀드 슬랙과 최대 클럭 주파수MOSFET I-V 특성 (ID–VDS)Vth, W/L, λ를 바꿔 ID–VDS 곡선과 동작점(영역, ID, gm, ro)을 확인합니다퀴즈 세트 만들기주제와 문항 수를 고르면 수업과 교육에 공유할 수 있는 퀴즈 링크를 만들어 드립니다접합 온도 및 열저항 계산기소비 전력과 열저항으로 접합 온도, Tj(max)까지의 여유, 최대 전력 계산메모리 대역폭 계산기전송 속도와 버스 폭으로 DDR, LPDDR, GDDR, HBM의 피크 및 실효 대역폭 계산ADC SNR과 유효 비트 수(ENOB)분해능, 클럭 지터, 오버샘플링으로 ADC의 SNR과 유효 비트 수 계산암달의 법칙과 병렬 속도 향상병렬화 비율과 프로세서 수로 암달의 법칙과 구스타프슨의 법칙에 따른 속도 향상률과 병렬 효율 계산캐시 주소 분할과 평균 메모리 접근 시간캐시 크기, 라인 크기, 연관도로 태그·인덱스·오프셋 비트 수와 평균 메모리 접근 시간 계산CMOS 소비 전력 (동적·정적)활동률, 용량, 전압, 주파수, 누설 전류로 동적·정적 소비 전력과 DVFS 적용 후 전력 계산열산화막 두께 (Deal-Grove 모델)온도, 시간, 건식·습식 분위기, 면방위로 Deal-Grove 모델에 따른 실리콘 산화막 두께와 소비되는 실리콘 계산