열산화막 두께 (Deal-Grove 모델)

이 계산기는 Deal-Grove 모델을 이용해 실리콘을 산소나 수증기 속에서 가열할 때 성장하는 산화막(SiO2)의 두께를 구합니다. 건식 산화와 습식 산화, (100)면과 (111)면, 온도와 시간을 바꿔 가며 성장 속도와 막 아래에서 소비되는 실리콘이 어떻게 달라지는지 확인할 수 있습니다.

산화 조건

결과

최종 산화막 두께
–
성장한 두께
–
소비된 실리콘
–
포물선 속도 상수 B
–
선형 속도 상수 B/A
–

Deal-Grove 모델 x² + Ax = B(t + τ)로 계산합니다. 계수는 Deal과 Grove가 (111) 실리콘에 대해 구한 아레니우스 피팅을 사용하며, (100)에서는 B/A를 1.68로 나눕니다. 소비되는 실리콘은 성장한 두께의 0.44배로 계산합니다. 약 30 nm 미만의 매우 얇은 막에서는 건식 산화가 모델의 예측보다 빠른 것으로 알려져 있으므로 결과는 추정치로 보십시오.

Deal-Grove 식

열산화에서는 O2나 H2O 같은 산화제가 기존 산화막을 통해 확산하고, 실리콘 계면에서 반응해 새로운 산화막을 만듭니다. 확산 플럭스와 반응 플럭스를 같다고 두면 x² + Ax = B(t + τ)를 얻습니다. B는 확산으로 정해지는 포물선 속도 상수, B/A는 계면 반응으로 정해지는 선형 속도 상수이며, τ = (xi² + A·xi)/B는 초기 두께 xi를 반영합니다. 기본값인 건식 산화, (100), 1000 °C, 1시간에서는 B ≈ 0.0104 µm²/h, B/A ≈ 0.0449 µm/h이며 산화막 두께는 약 38.5 nm입니다.

선형 영역과 포물선 영역

막이 얇아 t + τ가 A²/4B보다 훨씬 작을 때는 x ≈ (B/A)(t + τ)이므로 두께가 시간에 비례해 증가합니다(선형 영역). 이때는 계면 반응이 성장을 율속하며, 반응성이 면방위에 따라 다르기 때문에 (111) 실리콘이 (100)보다 빨리 산화됩니다. 기본 조건에서 (111)이면 약 54.2 nm가 됩니다. 막이 두꺼워지면 산화제가 막을 통과해 확산하는 데 시간이 더 걸려 성장이 포물선 영역 x² ≈ Bt로 옮겨 갑니다. 그러면 두께를 두 배로 하는 데 약 네 배의 시간이 걸리므로 곡선이 평평해집니다.

건식 산화와 습식 산화

산화막 속 H2O의 용해도가 O2의 수백 배이므로 습식(수증기) 산화는 건식 산화보다 훨씬 빠릅니다. (100)면에서 1000 °C, 1시간 동안 건식 산화는 약 38.5 nm, 습식 산화는 약 388 nm가 성장합니다. 건식 산화는 두께를 정밀하게 제어할 수 있을 만큼 느리고 계면 트랩이 적은 치밀한 막을 얻을 수 있으므로 게이트 산화막 같은 얇은 막에 쓰입니다. 습식 산화는 LOCOS 필드 산화막이나 마스크용 산화막처럼 수백 nm 이상의 두꺼운 막에 쓰입니다.

실리콘 소비와 주의점

산화막은 실리콘을 소비하며 성장합니다. 두께 x의 막을 만들면 원래 실리콘이 약 0.44x만큼 없어지므로, 막의 약 44%는 원래 표면 아래에, 56%는 위에 위치합니다. 이는 LOCOS의 단차와 버즈 비크, 소자 분리 구조의 형상에 중요합니다. 건식 산화에서 약 30 nm 이하의 초기 성장은 모델의 예측보다 빠르므로, Deal과 Grove는 약 20~25 nm에 해당하는 초기 두께(τ)로 이를 보정했습니다. 두께가 수 nm에 불과한 게이트 산화막은 측정을 바탕으로 조건을 맞춥니다.

산화·확산 문제 풀어 보기

실리콘을 열산화하여 두께 x의 SiO2막을 만들었을 때, 소비되는 실리콘의 두께는 대략 얼마인가?

  1. A약 0.44x
  2. B약 1.0x
  3. C약 2.2x
정답과 해설 보기

정답: A. 약 0.44x

열산화에서는 실리콘 자체가 산소와 반응하여 SiO2가 됩니다. 실리콘의 원자 밀도(약 5.0×10²² cm⁻³)와 SiO2의 분자 밀도(약 2.3×10²² cm⁻³)의 비로부터, 두께 x의 산화막을 만드는 데 소비되는 실리콘은 약 0.44x입니다. 산화막의 약 44%는 원래 표면보다 아래로, 56%는 위로 성장하며 부피는 약 2.2배로 팽창합니다. 이 때문에 산화한 부분은 단차가 되고 계면은 항상 새로운 청정면이 됩니다.

열산화에서 산화막이 충분히 두꺼워졌을 때, 산화막 두께와 산화 시간의 관계로 올바른 것은?

  1. A막 두께는 시간의 제곱근에 거의 비례한다(포물선 법칙)
  2. B막 두께는 시간의 제곱에 비례한다
  3. C막 두께는 시간과 관계없이 일정하다
정답과 해설 보기

정답: A. 막 두께는 시간의 제곱근에 거의 비례한다(포물선 법칙)

Deal-Grove 모델에서는 x² + Ax = B(t + τ)가 되며, 막이 얇을 때는 계면 반응이 율속이어서 막 두께가 시간에 거의 비례하고(선형 법칙, x ≈ (B/A)t), 두꺼워지면 산화제의 막 내 확산이 율속이 되어 시간의 제곱근에 비례합니다(포물선 법칙, x ≈ √(Bt)). 예를 들어 막 두께를 2배로 하려면 약 4배의 시간이 걸립니다. 두꺼운 산화막일수록 시간이 걸리므로 고온, 습식, 고압 조건으로 속도를 높입니다.

Deal-Grove 모델에서 열산화 초기(산화막이 아직 얇을 때)의 산화막 두께와 시간의 관계로 올바른 것은?

  1. A막 두께는 시간의 제곱근에 비례한다
  2. B막 두께는 시간에 거의 비례한다(선형으로 증가한다)
  3. C막 두께는 시간과 관계없이 일정하다
정답과 해설 보기

정답: B. 막 두께는 시간에 거의 비례한다(선형으로 증가한다)

산화막이 얇을 때는 산화제가 막을 통과하기 쉬워 계면에서의 반응 속도가 율속이 되므로 막 두께는 시간에 거의 비례하여 늘어납니다(선형 법칙, 속도 상수 B/A). 막이 두꺼워지면 산화제의 막 내 확산이 율속이 되어 막 두께는 시간의 제곱근에 비례하게 됩니다(포물선 법칙, 속도 상수 B). 전환의 기준은 막 두께가 A/2 정도일 때이며, 건식 산화에서는 수십 nm~100 nm 정도입니다.

건식 산화로 두께 수십 nm 이하의 얇은 산화막을 만들 때 Deal-Grove 모델에서 벗어나는 것으로 알려진 것은?

  1. A초기 산화가 모델의 예측보다 빠르게 진행된다
  2. B산화가 전혀 진행되지 않는다
  3. C산화막이 도체가 된다
정답과 해설 보기

정답: A. 초기 산화가 모델의 예측보다 빠르게 진행된다

Deal-Grove 모델은 두꺼운 산화막의 성장을 잘 나타내지만, 건식 산화에서 막 두께가 수십 nm 이하인 초기 영역에서는 실제 산화가 모델의 예측보다 빠르게 진행됩니다. 원인으로는 얇은 막을 통과하는 산화제의 별도 경로나 계면 부근 응력의 영향 등이 거론됩니다. 모델에서는 이 분량을 초기 막 두께(τ, 약 20 nm 상당)로 보정하지만, 수 nm 게이트 산화막의 두께를 정하려면 실측에 의한 조건 도출이 필수입니다.

자주 묻는 질문

100 nm의 산화막을 성장시키면 실리콘은 얼마나 소비됩니까?

그 0.44배인 약 44 nm입니다. 새 산화막 중 약 44 nm는 원래 실리콘 표면 아래에, 나머지 56 nm는 그 위에 위치합니다. 이 계산기는 성장한 두께에 0.44를 곱해 계산합니다.

산화 시간을 두 배로 하면 두께도 두 배가 됩니까?

얇은 막의 선형 영역에서만 그렇습니다. 포물선 영역에서는 두께가 √2 ≈ 1.4배로만 늘어납니다. 예를 들어 (100) 실리콘을 1000 °C에서 습식 산화하면 1시간에 약 388 nm, 2시간에 약 610 nm로 약 1.6배가 되어 두 극한의 중간에 해당합니다.

(100) 실리콘과 (111) 실리콘의 산화 속도가 다른 이유는 무엇입니까?

계면 반응을 나타내는 선형 속도 상수 B/A가 표면 원자의 배열에 따라 달라지기 때문입니다. (111)면은 반응에 쓰일 수 있는 결합이 더 많아 B/A가 (100)의 약 1.68배입니다. 확산으로 정해지는 B는 면방위에 의존하지 않으므로 막이 두꺼워질수록 차이가 줄어듭니다.

관련 용어

열산화 Deal-Grove 모델 건식 산화(dry oxidation) 습식 산화 LOCOS 계면 준위(Interface State)

반도체 계산 도구

웨이퍼당 다이 수 및 수율 계산기웨이퍼 지름·다이 크기·결함 밀도로 다이 수, 수율, 양품 1개당 비용을 계산노광 해상도 및 초점 심도 계산기파장, NA, k1로 해상도(하프 피치), 초점 심도, 피치 분할 수 계산셋업·홀드 타이밍 계산기플립플롭 간 경로의 셋업·홀드 슬랙과 최대 클럭 주파수MOSFET I-V 특성 (ID–VDS)Vth, W/L, λ를 바꿔 ID–VDS 곡선과 동작점(영역, ID, gm, ro)을 확인합니다퀴즈 세트 만들기주제와 문항 수를 고르면 수업과 교육에 공유할 수 있는 퀴즈 링크를 만들어 드립니다접합 온도 및 열저항 계산기소비 전력과 열저항으로 접합 온도, Tj(max)까지의 여유, 최대 전력 계산메모리 대역폭 계산기전송 속도와 버스 폭으로 DDR, LPDDR, GDDR, HBM의 피크 및 실효 대역폭 계산ADC SNR과 유효 비트 수(ENOB)분해능, 클럭 지터, 오버샘플링으로 ADC의 SNR과 유효 비트 수 계산암달의 법칙과 병렬 속도 향상병렬화 비율과 프로세서 수로 암달의 법칙과 구스타프슨의 법칙에 따른 속도 향상률과 병렬 효율 계산캐시 주소 분할과 평균 메모리 접근 시간캐시 크기, 라인 크기, 연관도로 태그·인덱스·오프셋 비트 수와 평균 메모리 접근 시간 계산CMOS 소비 전력 (동적·정적)활동률, 용량, 전압, 주파수, 누설 전류로 동적·정적 소비 전력과 DVFS 적용 후 전력 계산PN 접합의 내장 전위와 공핍층 폭도핑 농도와 역방향 바이어스로 PN 접합의 내장 전위, 공핍층 폭, 최대 전계, 접합 용량 계산