클록이나 발진기 데이터시트의 위상 잡음 값을 입력하면 선택한 대역에서 적분하여 RMS 위상 변동과 RMS 시간 변동, 즉 지터를 구합니다. 어떤 오프셋 주파수가 지터를 지배하는지, 그리고 적분 대역과 반송파 주파수에 따라 지터가 어떻게 달라지는지 확인할 수 있습니다.
적분 대역의 상한은 하한보다 커야 합니다.
가로축은 로그 눈금입니다. 파란 선은 적분 대역 안의 위상 잡음이고, 가는 점선은 대역 밖의 부분과 대역의 하한 및 상한입니다.
| 구간 (오프셋 주파수) | φ²에 대한 기여 |
|---|---|
| 1 kHz – 10 kHz | – |
| 10 kHz – 100 kHz | – |
| 100 kHz – 1 MHz | – |
| 1 MHz – 10 MHz | – |
| 10 MHz – 20 MHz | – |
| 점 범위 밖 (끝값으로 연장) | – |
위상 잡음은 단측파대 스펙트럼 L(f)로 취급합니다. 점과 점 사이에서는 dB 값이 log f에 대해 선형으로 변한다고 가정하며(잡음 전력이 f의 거듭제곱을 따름), 각 구간을 해석적으로 적분합니다. 적분값을 A라 하면 RMS 위상 오차는 φ = √(2A) rad, RMS 지터는 φ/(2π·f0)입니다. 1 kHz 미만과 20 MHz 초과 영역에서는 끝값이 평탄하게 이어진다고 가정합니다. 스퍼(특정 주파수의 원치 않는 톤)는 포함하지 않습니다.
다른 입력은 현재 값 그대로 두고, 선택한 입력만 현재 값의 1/4~4배 범위에서 바꿨을 때의 결과입니다. 빨간 점이 현재 값입니다.
위상 잡음 L(f)는 반송파에서 f만큼 떨어진 곳의 1 Hz 대역폭 안의 잡음 전력을 반송파 전력에 대한 비로 나타낸 것으로, 단위는 dBc/Hz입니다. 선택한 대역에서의 적분을 A라 하면, 양쪽 측파대를 포함한 RMS 위상 변동은 φ = √(2A) 라디안입니다. 한 주기 1/f0이 2π 라디안에 해당하므로, 시간으로 나타낸 RMS 지터는 φ/(2π·f0)입니다. 기본값인 100 MHz 클록에서는 A = −73.4 dBc, φ = 0.301 mrad로, 지터는 약 479 fs입니다.
점 사이의 위상 잡음이 로그 주파수 축에서 직선이면, 각 구간의 잡음 전력은 f의 거듭제곱을 따르므로 해석적으로 적분할 수 있습니다. −10 dB/dec(1/f)로 감소하는 구간만 적분 결과가 로그가 되어, 디케이드마다 같은 양을 기여합니다. −10 dB/dec보다 빠르게 감소하는 구간에서는 저주파 쪽 끝이 적분을 지배하고, 완만하거나 평탄한 구간에서는 고주파 쪽 끝이 지배합니다. 기본값에서는 12 kHz에서 100 kHz까지가 φ²의 약 46.8%, 100 kHz에서 1 MHz까지가 약 30.2%를 차지합니다.
지터는 적분 대역에 크게 좌우되므로 데이터시트에는 반드시 대역이 명시됩니다. 12 kHz~20 MHz 대역은 SONET 광통신 네트워크 표준에서 유래했으며, 클록 비교에 널리 쓰입니다. 기본값의 하한을 1 kHz로 넓히면 지터는 약 596 fs로 늘어납니다. 위상 잡음이 같을 때 f0을 두 배로 하면 지터는 절반인 약 240 fs가 됩니다. 반대로 PLL로 주파수를 N배 하면 위상 잡음이 이상적으로 20·log₁₀N dB 증가하므로, 시간으로 나타낸 지터는 그대로입니다.
ADC에서는 샘플링 시점의 오차 동안 신호가 변한 만큼이 오차가 되므로, 지터 tj는 SNR을 −20·log₁₀(2π·fin·tj)로 제한합니다. 기본값인 약 479 fs에서는 100 MHz 입력에 대한 한계가 약 70.4 dB입니다. 고속 직렬 링크에서는 지터가 아이 패턴의 수평 방향 열림을 좁힙니다. 여기서 계산한 RMS 지터는 랜덤 성분을 나타내며, 비트 오류율을 추정하려면 피크 값으로 환산해야 하고, 스퍼에 의한 결정적 지터는 따로 고려해야 합니다.
정답: C. 신호의 변화가 빠를수록 샘플링 시각의 작은 어긋남이 큰 전압 오차가 되기 때문에
샘플링 시각이 Δt만큼 어긋나면 그 사이의 신호 변화분이 오차가 됩니다. 사인파의 기울기는 주파수에 비례하므로, 지터로 결정되는 SNR의 상한은 SNR = −20 log₁₀(2πf·tj)입니다. 예를 들어 100 MHz 신호에서 70 dB를 얻으려면 지터를 약 0.5 ps 이하로 해야 합니다. 그래서 고속·고분해능 ADC나 무선 수신기에서는 위상 잡음이 작은 클록원의 설계가 성능을 좌우합니다.
정답: C. 홀드는 같은 클럭 에지끼리 비교하므로 에지 시각의 흔들림이 송신 측과 수신 측에 똑같이 작용하여 서로 상쇄되기 때문에
주기 지터는 어떤 에지와 다음 에지 사이의 간격이 흔들리는 것입니다. 셋업은 송신한 에지와 다음 에지 사이의 간격으로 판정하므로, 주기 1.0 ns에 ±30 ps의 지터가 있으면 사용할 수 있는 시간이 최악의 경우 0.97 ns로 줄어듭니다. 홀드는 같은 에지에서 송신과 캡처를 비교하기 때문에 그 에지가 빠르든 늦든 양쪽이 함께 움직여 지터의 영향은 거의 상쇄됩니다. 다만 클럭 트리가 만들어지기 전의 스큐 예상분은 홀드용 불확실성에도 넣습니다.
모든 오프셋에서 위상 잡음이 10 dB 낮아지면 적분값 A는 1/10이 되고, 위상 오차와 지터는 1/√10, 약 0.316배로 줄어듭니다. 일부 구간만 개선되면 그 구간이 φ²에서 차지하는 비율에 따라 지터가 줄어들므로, 기여가 가장 큰 구간을 개선하는 것이 가장 효과적입니다.
클록을 사용하는 회로에 영향을 주는 대역을 선택합니다. 하한보다 느린 위상 변화는 수신 측의 PLL이나 CDR이 추종하여 제거할 수 있는 경우가 많고, 상한은 신호 대역폭이나 후단 필터링으로 정해집니다. 통신 표준에서 대역을 규정하는 경우가 많으며, 서로 다른 대역에서 표시된 지터 값은 직접 비교할 수 없습니다.
아닙니다. 위상 잡음으로 구하는 것은 이상적인 클록에 대한 각 에지의 RMS 편차로, 위상 지터라고 합니다. 주기 지터는 한 주기 길이의 변동이고 사이클 간 지터는 인접한 주기 사이의 차이이며, 타이밍 해석에서는 보통 이 두 가지를 사용합니다. 같은 클록이라도 값이 다르므로 어떤 정의인지 확인하십시오.
지터(Jitter) PLL(위상 동기 루프) 클록 데이터 복원(CDR) 클록 불확실성(Clock Uncertainty)