전원 전압, 허용 전압 리플, 부하 전류의 계단 변화로 전원 분배 네트워크(PDN)가 만족해야 할 임피던스를 계산합니다. 디커플링 커패시터의 커패시턴스, ESR, ESL, 개수를 입력하면 주파수에 따른 임피던스와 목표를 만족하는 범위를 확인할 수 있습니다.
이 개수로는 임피던스가 목표 임피던스 아래로 내려가는 주파수가 없습니다.
두 축 모두 로그 눈금입니다. 파란 선은 N개를 병렬로 연결한 임피던스, 점선은 목표 임피던스이며, 빨간 점은 자기 공진 주파수입니다.
각 커패시터는 C, ESR, ESL의 직렬 회로로 모델링하며, 같은 커패시터 N개를 병렬로 연결하면 (ESR + jωESL + 1/(jωC))/N이 됩니다. 전압 레귤레이터(VRM), 기판과 패키지의 인덕턴스, 플레인 커패시턴스, 온다이 커패시턴스는 포함하지 않습니다. ESR과 ESL은 실장 방법과 주파수에 따라 달라지고, 세라믹 커패시터는 DC 바이어스와 온도에 따라 커패시턴스가 줄어들므로 제조사 자료를 확인하십시오.
다른 입력은 현재 값 그대로 두고, 선택한 입력만 현재 값의 1/4~4배 범위에서 바꿨을 때의 결과입니다. 빨간 점이 현재 값입니다.
부하 전류가 ΔI만큼 계단형으로 변하면, 임피던스가 Z인 전원 경로에서는 전압이 약 Z·ΔI만큼 움직입니다. 이를 허용 리플 안에 두려면 임피던스가 Zt = V × ripple / ΔI 이하여야 합니다. 기본값인 1.0 V, 5%, 10 A에서는 Zt = 1.0 × 0.05 / 10 = 5 mΩ입니다. 같은 10 A라도 0.75 V, 3%이면 Zt는 2.25 mΩ입니다. 전력이 일정하면 전압이 낮을수록 전류가 커지므로 목표 임피던스는 전압의 제곱에 비례해 낮아지며, 이 때문에 저전압·대전류 칩에 전원을 공급하기가 어렵습니다.
실제 커패시터에는 커패시턴스 외에 등가 직렬 저항(ESR)과 등가 직렬 인덕턴스(ESL)가 있습니다. 임피던스는 저주파에서는 1/(2πfC), 고주파에서는 2πf·ESL로 정해지며, 자기 공진 주파수 1/(2π√(LC))에서는 두 성분이 상쇄되어 ESR만 남습니다. 기본값인 1 µF, 0.5 nH에서는 자기 공진이 약 7.12 MHz이고, 이때 10개를 병렬로 연결하면 10 mΩ / 10 = 1 mΩ입니다. 약 2.76 MHz부터 18.4 MHz까지 5 mΩ 목표 아래에 머뭅니다.
같은 커패시터 N개를 병렬로 연결하면 모든 주파수에서 임피던스가 1/N이 됩니다. 기본값에서 ESR/N ≤ Zt를 만족하는 최소 개수는 2이지만, 2개로는 하나의 자기 공진점에서만 5 mΩ에 겨우 닿습니다. 상한은 주로 ESL/N으로 정해집니다. 커패시턴스를 10 µF로 늘려도 상한은 약 15.9 MHz로 거의 변하지 않고, 하한만 약 318 kHz로 내려갑니다. ESL을 절반인 0.25 nH로 줄이면 상한은 약 34.2 MHz까지 넓어집니다. 고주파에서는 커패시턴스를 늘리는 것보다 인덕턴스를 낮추는 것이 더 중요합니다.
실제 PDN은 주파수 범위를 여러 부품이 나누어 맡습니다. 저주파는 전압 레귤레이터(VRM)와 벌크 커패시터가, 그 위로는 기판의 세라믹 커패시터, 패키지 커패시터, 온다이 커패시턴스가 담당합니다. 이 도구는 한 종류의 커패시터만 모델링합니다. 값이 다른 커패시터를 병렬로 연결하면 큰 쪽의 ESL과 작은 쪽의 커패시턴스가 병렬 공진을 이루어, 임피던스가 급격히 솟는 반공진이 생길 수 있습니다. 이는 PDN 설계의 핵심적인 함정이므로, 플레인 커패시턴스와 배선까지 포함한 해석으로 설계를 검증합니다.
정답: B. 전원 전압의 변동(노이즈)을 억제하고 급격한 전류 변화에 대해 전하를 공급하기 위해
LSI는 동작에 따라 전원 전류가 급격히 변화하며, 전원 배선의 인덕턴스 L 때문에 L·di/dt의 전압 변동이 발생합니다. 칩 가까이에 디커플링 커패시터를 두면 급격한 전류 변화에 대해 커패시터에서 전하가 공급되어 전원 전압의 흔들림을 억제할 수 있습니다. 주파수 대역별로 효과를 내는 위치가 다르므로 칩 내, 패키지, 기판에 크기가 다른 커패시터를 나누어 배치합니다. 신호 증폭은 역할이 아닙니다.
정답: C. 배선 인덕턴스를 작게 하여, 급격한 전류 변화로 인한 전원 전압 변동을 억제하기 위해
디지털 회로는 클록마다 짧은 시간에 큰 전류를 전원으로부터 끌어옵니다. 전원에서 IC까지의 배선에는 인덕턴스 L이 있어, 전류 변화에 대해 L × di/dt의 전압 강하가 생깁니다. 예를 들어 2 nH의 배선에서 0.1 A/ns의 전류 변화가 있으면 전원 전압이 0.2 V나 떨어집니다. 커패시터를 단자 바로 가까이에 두면 이 전류를 커패시터가 짧은 경로로 공급할 수 있습니다. 배선 길이로 용량 값 자체가 바뀌는 것은 아니며, 문제는 경로의 인덕턴스입니다.
정답: B. 작아진다
커패시터의 임피던스는 1/(2πfC)이며 주파수가 높을수록 작아집니다. 직류(f = 0)는 통과시키지 않고, 높은 주파수일수록 통과시키기 쉬운 성질입니다. 예를 들어 0.1 µF는 1 kHz에서 약 1.6 kΩ, 10 MHz에서 약 0.16 Ω입니다. 이 성질 때문에 IC의 전원 단자 가까이에 두어 고주파 노이즈를 접지로 흘려보내는 바이패스 커패시터나 필터에 사용됩니다. 다만 실제 부품은 기생 인덕턴스 때문에 고주파에서는 오히려 임피던스가 올라갑니다.
정답: B. 1 / (2π√(LC))
LC 회로는 코일의 리액턴스 2πfL과 커패시터의 리액턴스 1/(2πfC)가 같아지는 주파수에서 공진하며, f = 1/(2π√(LC))입니다. 예를 들어 L = 10 µH, C = 100 pF이면 약 5 MHz입니다. 직렬 공진에서는 임피던스가 최소, 병렬 공진에서는 최대가 됩니다. 라디오의 선국(동조), LC 발진기, 필터, 무선 급전이나 RFID의 안테나 회로에 사용됩니다.
부하 전류 변화에 포함된 주파수 범위에서 만족하는 것이 목표입니다. 저주파는 레귤레이터(VRM)의 제어 루프가 담당하고, 그 위로는 벌크 커패시터, 세라믹 커패시터, 패키지 및 온다이 커패시턴스가 차례로 이어받습니다. 고주파에서는 패키지 인덕턴스 때문에 기판의 커패시터가 효과를 잃으므로, 온다이 커패시턴스가 부하를 감당해야 합니다.
ESR이 낮으면 자기 공진에서의 임피던스가 줄어들지만, ESR이 지나치게 낮으면 서로 다른 커패시터 사이의 반공진 피크와 전원 플레인과의 공진이 더 날카롭고 높아집니다. 그래서 적당한 ESR로 공진을 감쇠시키거나, 일부러 ESR이 높은 커패시터를 쓰는 설계도 있습니다.
고주파에서는 ESL이 지배적이므로, ESL을 N으로 나누는 여러 개의 병렬 커패시터가 유리한 경우가 많습니다. 다만 커패시터마다 자체 배선 패턴과 비아의 인덕턴스가 더해지므로, 전원 비아와 접지 비아를 가깝게 배치하는 등의 레이아웃 세부 사항이 중요합니다. 이 도구에서 N과 ESL을 바꾸어 범위의 상한이 어떻게 움직이는지 확인해 보십시오.