OCV(オンチップばらつき)とは

おーしーぶい

同じチップの中でも、場所によってトランジスタや配線の遅延がばらつくこと。STAでは送り側と受け側の経路に別々の係数(例えば1.1倍と0.9倍)を掛け、最も不利な組み合わせを想定して解析する。

「OCV(オンチップばらつき)」は、2分野の3問の練習問題に出てきます(タイミング解析とCDC, LSI設計フロー・EDAなど)。

この用語の分野: タイミング解析とCDC

OCV(オンチップばらつき)の練習問題に挑戦

OCVディレーティングとして、セットアップ解析で送り側のクロック経路とデータ経路の遅延を1.1倍、受け側のクロック経路の遅延を0.9倍にする。送り側クロック経路 1.0 ns、データ経路(クロック→出力を含む)1.5 ns、受け側クロック経路 1.0 ns(共通部分はない)、周期 3.0 ns、セットアップ時間 0.1 ns のとき、セットアップのスラックはいくらか。

  1. A1.05 ns
  2. B1.40 ns
  3. C1.25 ns
答えと解説を見る

正解:A. 1.05 ns

OCVディレーティングは、同じチップ内でも場所によって遅延がばらつくことを見込み、セットアップには最も不利な組み合わせ(送り側は遅く、受け側のクロックは早く)を想定する方法です。到着時刻は 1.1 × (1.0 + 1.5) = 2.75 ns、要求時刻は 3.0 + 0.9 × 1.0 − 0.1 = 3.8 ns なので、スラックは 1.05 ns です。1.40 ns はディレーティングをしない値、1.25 ns はデータ経路だけに係数を掛けた値です。ホールド解析では係数の掛け方が逆になります。

OCVディレーティングを使ったSTAで、送り側と受け側のクロック経路が途中まで共通な場合に行うCRPR(共通パスの悲観性の除去)の説明として正しいものはどれか。

  1. A共通部分の遅延を0とみなして、クロックの到着時刻を計算し直す
  2. B共通部分に遅い値と速い値を別々に当てはめたことによる、ありえない余分な悲観を取り除く
  3. C共通部分には、さらに大きなディレーティング係数を掛けて安全側にする
答えと解説を見る

正解:B. 共通部分に遅い値と速い値を別々に当てはめたことによる、ありえない余分な悲観を取り除く

OCVでは送り側のクロック経路を遅く、受け側を速く見積もりますが、根元から分岐点までの共通部分は物理的に同じバッファと配線なので、1回のエッジの中で遅くもあり速くもあることはありません。共通部分の遅延が 1.0 ns で係数が1.1と0.9なら、1.1 ns と 0.9 ns の差の 0.2 ns が余分な悲観になります。CRPRはこの差をスラックに戻し、結果を現実に近づけます。共通部分の遅延を0とするわけではなく、係数を大きくするのは逆の操作です。

解説の中の「OCV(オンチップばらつき)」

「OCV(オンチップばらつき)」が出てくる問題(3問)

  1. OCVディレーティングとして、セットアップ解析で送り側のクロック経路とデータ経路の遅延を1.1倍、受け側のクロック経路の遅延を0.9倍にする。送り側クロック経路 1.0 ns、データ経路(クロック→出力を含む)1.5 ns、受け側クロック経路 1.0 ns(共通部分はない)、周期 3.0 ns、セットアップ時間 0.1 ns のとき、セットアップのスラックはいくらか。
  2. OCVディレーティングを使ったSTAで、送り側と受け側のクロック経路が途中まで共通な場合に行うCRPR(共通パスの悲観性の除去)の説明として正しいものはどれか。
  3. 静的タイミング解析で、同じチップの中でも場所によってトランジスタや配線の遅延がばらつくことを考慮するため、遅延に係数を掛けて余裕をとる手法を何と呼ぶか。

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

関連する用語

スラック STA(静的タイミング解析) セットアップ時間 ディレーティング CRPR(共通パスの悲観性の除去) しきい値電圧 SDC MTBF(平均故障間隔) クリティカルパス クロックドメイン

用語集の一覧へ