STA(静的タイミング解析)란?
せいてきたいみんぐかいせき
テストパターンを使わずに回路の各パスの遅延を計算し、タイミング制約を満たしているかを検証する手法。
일본어 명칭: STA(静的タイミング解析)
분야: IC 설계 흐름과 EDA
관련 용어
高位合成(HLS) 論理合成 配置配線 DRC(デザインルールチェック) FPGA LVS PDK(プロセスデザインキット) RTL(レジスタ転送レベル) SPICE クロックゲーティング
せいてきたいみんぐかいせき
テストパターンを使わずに回路の各パスの遅延を計算し、タイミング制約を満たしているかを検証する手法。
일본어 명칭: STA(静的タイミング解析)
분야: IC 설계 흐름과 EDA
高位合成(HLS) 論理合成 配置配線 DRC(デザインルールチェック) FPGA LVS PDK(プロセスデザインキット) RTL(レジスタ転送レベル) SPICE クロックゲーティング