タイミング解析とCDC

OCVディレーティングを使ったSTAで、送り側と受け側のクロック経路が途中まで共通な場合に行うCRPR(共通パスの悲観性の除去)の説明として正しいものはどれか。

  1. A共通部分の遅延を0とみなして、クロックの到着時刻を計算し直す
  2. B共通部分に遅い値と速い値を別々に当てはめたことによる、ありえない余分な悲観を取り除く
  3. C共通部分には、さらに大きなディレーティング係数を掛けて安全側にする
答えと解説を見る

正解:B. 共通部分に遅い値と速い値を別々に当てはめたことによる、ありえない余分な悲観を取り除く

OCVでは送り側のクロック経路を遅く、受け側を速く見積もりますが、根元から分岐点までの共通部分は物理的に同じバッファと配線なので、1回のエッジの中で遅くもあり速くもあることはありません。共通部分の遅延が 1.0 ns で係数が1.1と0.9なら、1.1 ns と 0.9 ns の差の 0.2 ns が余分な悲観になります。CRPRはこの差をスラックに戻し、結果を現実に近づけます。共通部分の遅延を0とするわけではなく、係数を大きくするのは逆の操作です。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. 周期 2.0 ns のクロックで動く回路で、データの到着時刻(クロック→出力遅延と組み合わせ回路の遅延の合計)が 3.3 ns、セットアップ時間が 0.1 ns の経路がある。この経路は2サイクルに1回だけ取り込めばよいので、セットアップのマルチサイクルパスを2に設定した。セットアップのスラックはいくらか。
  2. セットアップのマルチサイクルパスを N(N ≥ 2)に設定したとき、ホールドについても通常マルチサイクルパスを N − 1 に設定する。その理由として正しいものはどれか。
  3. フォールスパス(set_false_path)を設定するのが適切な経路はどれか。
  4. 周期 2.0 ns、デューティ比50%のクロックで、立ち上がりエッジで送り出し、立ち下がりエッジで取り込む経路がある。セットアップ時間を 0.1 ns、スキューを0とすると、クロック→出力遅延と組み合わせ回路の遅延の合計に許される最大値はいくらか。
  5. 周期 2.0 ns のクロックで、時刻0の立ち上がりエッジでデータを出すフリップフロップから、時刻 1.0 ns に開いて(透過になって)時刻 2.0 ns に閉じるラッチへの経路がある。データがラッチに時刻 1.4 ns に着いたとき、このラッチで借りた時間(タイムボロー)はいくらか。