タイミング解析とCDC

STAで、セットアップとホールドをそれぞれ主にどのコーナー条件で確認するかの組み合わせとして正しいものはどれか。

  1. Aセットアップは速いコーナー(速いトランジスタ・高い電源電圧)、ホールドは遅いコーナー(遅いトランジスタ・低い電源電圧)
  2. Bセットアップは遅いコーナー(遅いトランジスタ・低い電源電圧)、ホールドは速いコーナー(速いトランジスタ・高い電源電圧)
  3. Cどちらも標準(typ)のコーナーだけで確認すれば、量産品のばらつきもカバーできる
答えと解説を見る

正解:B. セットアップは遅いコーナー(遅いトランジスタ・低い電源電圧)、ホールドは速いコーナー(速いトランジスタ・高い電源電圧)

セットアップ違反はデータが遅すぎるときに起きるので、遅延が最も大きくなる遅いコーナーが最悪になります。ホールド違反はデータが速すぎるときに起きるので、遅延が最も小さくなる速いコーナーが最悪です。実際にはクロック経路の遅延も同時に変わるため、両方のチェックを複数のコーナーで行います。先端プロセスでは低温のほうが遅くなる温度逆転が起きることがあり、温度の選び方にも注意が必要です。typだけでは量産品のばらつきをカバーできません。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. OCVディレーティングとして、セットアップ解析で送り側のクロック経路とデータ経路の遅延を1.1倍、受け側のクロック経路の遅延を0.9倍にする。送り側クロック経路 1.0 ns、データ経路(クロック→出力を含む)1.5 ns、受け側クロック経路 1.0 ns(共通部分はない)、周期 3.0 ns、セットアップ時間 0.1 ns のとき、セットアップのスラックはいくらか。
  2. OCVディレーティングを使ったSTAで、送り側と受け側のクロック経路が途中まで共通な場合に行うCRPR(共通パスの悲観性の除去)の説明として正しいものはどれか。
  3. 周期 2.0 ns のクロックで動く回路で、データの到着時刻(クロック→出力遅延と組み合わせ回路の遅延の合計)が 3.3 ns、セットアップ時間が 0.1 ns の経路がある。この経路は2サイクルに1回だけ取り込めばよいので、セットアップのマルチサイクルパスを2に設定した。セットアップのスラックはいくらか。
  4. セットアップのマルチサイクルパスを N(N ≥ 2)に設定したとき、ホールドについても通常マルチサイクルパスを N − 1 に設定する。その理由として正しいものはどれか。
  5. フォールスパス(set_false_path)を設定するのが適切な経路はどれか。