LSI設計フロー・EDA

スタンダードセルの遅延や消費電力を、さまざまな入力の遷移時間・負荷容量・電圧・温度の条件で回路シミュレーションして表にまとめる作業を何と呼ぶか。

  1. Aテープアウト
  2. Bダイシング
  3. Cライブラリのキャラクタライズ
答えと解説を見る

正解:C. ライブラリのキャラクタライズ

キャラクタライズでは、各セルについて、入力の遷移の速さと出力の負荷容量を変えた組み合わせで遅延や電力を回路シミュレーションし、表(Liberty形式など)にまとめます。論理合成や静的タイミング解析は、この表を使って大規模な回路の遅延を高速に計算します。

  • A. テープアウトは製造データの引き渡しです。
  • B. ダイシングはウエハをチップに切り分ける工程です。
  • C. 正しい。セルの特性を測って表にする作業です。
この分野を解く 分野ページへ

LSI設計フロー・EDAのほかの問題

  1. 静的タイミング解析で、同じチップの中でも場所によってトランジスタや配線の遅延がばらつくことを考慮するため、遅延に係数を掛けて余裕をとる手法を何と呼ぶか。
  2. コーナー条件で最悪の値を組み合わせるのではなく、遅延のばらつきを確率分布として扱い、タイミングを満たす確率を求める解析手法はどれか。
  3. タイミングの制約(SDC)で、クロックのジッタやスキューの見込みなどとしてクロックの周期から差し引いておく余裕を指定するものはどれか。
  4. 静的タイミング解析で、悲観的になりやすい通常の解析の結果を、違反した経路について実際の信号の伝わり方にもとづいて詳しく再計算し、余分な余裕を取り除く手法を何と呼ぶか。
  5. アナログ回路の設計で、製造のばらつきによるトランジスタの特性の変化をランダムに何度も与えてシミュレーションし、性能の分布や歩留まりを見積もる手法はどれか。