SDCとは
えすでぃーしー
クロックの周期や波形、入出力の遅延、タイミング例外などを記述するタイミング制約の形式。Tclのコマンドで書かれ、論理合成、配置配線、STAの各ツールで共通に使われる。
「SDC」は、2分野の3問の練習問題に出てきます(LSI設計フロー・EDA, タイミング解析とCDCなど)。
この用語の分野: タイミング解析とCDC
えすでぃーしー
クロックの周期や波形、入出力の遅延、タイミング例外などを記述するタイミング制約の形式。Tclのコマンドで書かれ、論理合成、配置配線、STAの各ツールで共通に使われる。
「SDC」は、2分野の3問の練習問題に出てきます(LSI設計フロー・EDA, タイミング解析とCDCなど)。
この用語の分野: タイミング解析とCDC
SDCは、クロックの周期や波形、入出力の遅延、例外となる経路などをツールに伝えるタイミング制約の記述です。
クロックを分周回路で2分周して別の回路に使う場合、SDCでの扱いとして正しいものはどれか。タイミング制約には、クロックの周期や波形、入出力ポートの遅延、タイミングを検証しない経路(フォルスパス)や複数サイクルかけてよい経路の指定などが記述され、SDC形式などで書かれます。
論理合成や静的タイミング解析で、クロック周期や入出力の遅延などのタイミングの条件を記述したものを何と呼ぶか。Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。
ジッタ クロックの不確かさ 配置配線 ドーズ量 アスペクト比 フリップフロップ 論理合成 STA(静的タイミング解析) PDK(プロセスデザインキット) MTBF(平均故障間隔)