LSI設計フロー・EDA

静的タイミング解析で、信号がクロックのエッジ直後に早く変化しすぎて、フリップフロップが前のデータを正しく保持できなくなるタイミング違反はどれか。

  1. Aセットアップ違反
  2. Bホールド違反
  3. CDRC違反
答えと解説を見る

正解：B. ホールド違反

ホールド違反は、データの経路が短すぎて、クロックのエッジのあと必要な時間だけデータが保持されない違反です。クロック周波数を下げても解消しないため、遅延用のバッファを挿入して修正します。経路が長すぎて間に合わないのはセットアップ違反です。

この分野を解く 分野ページへ

LSI設計フロー・EDAのほかの問題

  1. ファウンドリが設計者に提供する、デザインルール、デバイスモデル、セルライブラリなどの設計用データ一式を何と呼ぶか。
  2. トランジスタレベルの回路の電圧や電流を、デバイスモデルを使って詳しく計算する回路シミュレータの代表はどれか。
  3. C言語やC++などで書いたアルゴリズムの記述から、RTLを自動で生成する技術を何と呼ぶか。
  4. 使っていない回路ブロックへのクロックの供給を止めて、無駄な消費電力を減らす低消費電力設計の手法はどれか。
  5. 静的タイミング解析でセットアップ違反が見つかったときの対策として適切なものはどれか。