タイミング解析とCDC

セットアップのマルチサイクルパスを N(N ≥ 2)に設定したとき、ホールドについても通常マルチサイクルパスを N − 1 に設定する。その理由として正しいものはどれか。

  1. Aホールドの確認エッジもセットアップと一緒に後ろへずれて厳しくなりすぎるので、元の位置に戻すため
  2. Bホールドの確認エッジをさらに後ろへずらして、ホールドの余裕を増やすため
  3. Cその経路のホールドのチェックを、解析から除外するため
答えと解説を見る

正解:A. ホールドの確認エッジもセットアップと一緒に後ろへずれて厳しくなりすぎるので、元の位置に戻すため

STAの既定では、ホールドはセットアップの取り込みエッジの1つ前のエッジで確認します。セットアップを2サイクルにすると、ホールドの確認エッジも時刻0から1周期後に移り、周期が 2.0 ns なら、データが 2.0 ns 以上遅れて着かないと違反になってしまいます。ホールドのマルチサイクルパスを N − 1 = 1 に指定すると、確認エッジが時刻0に戻り、通常の経路と同じ条件になります。ホールドのチェックを外すわけではありません。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. フォールスパス(set_false_path)を設定するのが適切な経路はどれか。
  2. 周期 2.0 ns、デューティ比50%のクロックで、立ち上がりエッジで送り出し、立ち下がりエッジで取り込む経路がある。セットアップ時間を 0.1 ns、スキューを0とすると、クロック→出力遅延と組み合わせ回路の遅延の合計に許される最大値はいくらか。
  3. 周期 2.0 ns のクロックで、時刻0の立ち上がりエッジでデータを出すフリップフロップから、時刻 1.0 ns に開いて(透過になって)時刻 2.0 ns に閉じるラッチへの経路がある。データがラッチに時刻 1.4 ns に着いたとき、このラッチで借りた時間(タイムボロー)はいくらか。
  4. クロックとイネーブル信号の2入力ANDゲートでクロックを止める回路で、STAのクロックゲーティングチェックが確認する内容として正しいものはどれか。
  5. 周期 2.0 ns のクロックで、入力端子に set_input_delay 0.6 ns が設定されている。内部のフリップフロップのセットアップ時間が 0.1 ns、クロックの遅延とスキューを無視すると、入力端子からフリップフロップまでのチップ内部の経路に許される最大遅延はいくらか。