LSI設計フロー・EDA

静的タイミング解析でセットアップ違反が見つかったときの対策として適切なものはどれか。

  1. A経路上の論理を簡単にしたり、駆動力の大きいセルに替えたりして遅延を減らす
  2. B経路に遅延用のバッファを追加して遅延を増やす
  3. Cクロック周波数を上げる
答えと解説を見る

正解:A. 経路上の論理を簡単にしたり、駆動力の大きいセルに替えたりして遅延を減らす

セットアップ違反は、データの経路が長く、次のクロックまでにデータが届かない違反です。論理の段数を減らす、駆動力の大きいセルに替える、配置を近づけて配線を短くするなどで遅延を減らします。クロック周波数を下げても解消できます。遅延を増やすのはホールド違反の対策です。

この分野を解く 分野ページへ

LSI設計フロー・EDAのほかの問題

  1. 静的タイミング解析を、プロセスのばらつき・電源電圧・温度の組み合わせを変えた複数の条件で行う理由として正しいものはどれか。
  2. 配置配線後のレイアウトから、配線の抵抗や容量を取り出す工程を何と呼ぶか。
  3. 大規模なSoCの検証で、設計した回路を専用のハードウェアやFPGAの上で動かし、ソフトウェアと組み合わせて高速に検証する手法はどれか。
  4. 設計と検証を終え、マスク製作のためのデータを製造側に引き渡すことを何と呼ぶか。
  5. テープアウト前の最終確認(サインオフ)で、タイミングの検証と並んで行う電源配線の解析はどれか。