DRC(デザインルールチェック)とは
でぃーあーるしー
レイアウトが、線幅や間隔など製造のための幾何学的な規則を守っているかを調べる検証。
この用語の分野: LSI設計フロー・EDA
でぃーあーるしー
レイアウトが、線幅や間隔など製造のための幾何学的な規則を守っているかを調べる検証。
この用語の分野: LSI設計フロー・EDA
DRCは、レイアウトの図形が、最小の線幅・間隔・重なりなど、製造工程から決まるデザインルールに違反していないかを調べる検証です。
レイアウト検証におけるDRC(デザインルールチェック)の説明として正しいものはどれか。PDKには、そのプロセスのデザインルール、トランジスタなどのシミュレーション用モデル、DRCやLVSのためのルールファイル、基本的なセルなどが含まれます。
ファウンドリが設計者に提供する、デザインルール、デバイスモデル、セルライブラリなどの設計用データ一式を何と呼ぶか。サインオフでは、タイミング、DRC・LVSに加えて、電源配線の電圧降下(IRドロップ)や、配線の電流密度によるエレクトロマイグレーションの解析を行います。
テープアウト前の最終確認(サインオフ)で、タイミングの検証と並んで行う電源配線の解析はどれか。LVS ファウンドリ PDK(プロセスデザインキット) テープアウト IRドロップ エレクトロマイグレーション RTL(レジスタ転送レベル) FPGA クロックゲーティング 高位合成(HLS)