LSI設計フロー・EDA

静的タイミング解析(STA)の説明として正しいものはどれか。

  1. A実際にチップを試作して動作速度を測定する
  2. B多数のテストパターンを入力してシミュレーションで動作を確認する
  3. Cテストパターンを使わずに回路の各パスの遅延を計算し、タイミング制約を満たすか検証する
答えと解説を見る

正解:C. テストパターンを使わずに回路の各パスの遅延を計算し、タイミング制約を満たすか検証する

STAは、回路のすべての信号経路(パス)について、セルや配線の遅延を積み上げて計算し、セットアップ時間やホールド時間などのタイミング制約を満たしているかを網羅的に調べる手法です。テストパターンが不要で高速に検証できるため、大規模LSIのタイミング検証の中心になっています。

この分野を解く 分野ページへ

LSI設計フロー・EDAのほかの問題

  1. RTL設計で主に使われるハードウェア記述言語はどれか。
  2. レイアウト検証におけるDRC(デザインルールチェック)の説明として正しいものはどれか。
  3. 論理合成の前後で回路の論理が変わっていないことを、シミュレーションを使わずに数学的に確認する手法はどれか。
  4. スタンダードセル方式の設計の説明として正しいものはどれか。
  5. FPGAの特徴として正しいものはどれか。