LSI設計フロー・EDA
静的タイミング解析で、同じチップの中でも場所によってトランジスタや配線の遅延がばらつくことを考慮するため、遅延に係数を掛けて余裕をとる手法を何と呼ぶか。
- AOCV(オンチップばらつき)ディレーティング
- Bクロックゲーティング
- Cアンテナ規則
答えと解説を見る
正解：A. OCV(オンチップばらつき)ディレーティング
同じチップの中でも、場所によってしきい値電圧や配線の寸法、電源電圧、温度がわずかに異なり、遅延がばらつきます。OCVでは、セットアップやホールドの解析で、データの経路とクロックの経路に別々の係数を掛けて最悪の組み合わせを想定します。経路の段数や距離を考慮するAOCVやPOCVなどの精密な手法も使われます。
- A. 正しい。チップ内のばらつきを係数で考慮する手法です。
- B. クロックゲーティングは消費電力を減らす手法です。
- C. アンテナ規則はプラズマ加工時のゲートの損傷を防ぐレイアウトの規則です。