Français
Menu

Packaging 2.5D vs 3D : comparaison de l'intégration des puces

Les deux approches réunissent plusieurs puces dans un même boîtier pour obtenir plus de bande passante qu'un circuit imprimé ne peut en offrir. En packaging 2.5D, les puces sont placées côte à côte sur un interposeur silicium qui les relie avec un pas très fin. En packaging 3D, les puces sont empilées les unes sur les autres et connectées à travers le silicium par des vias traversants (TSV) ou par hybrid bonding. Le 3D offre les connexions les plus courtes, mais il est plus difficile à refroidir et à fabriquer.

Critère2.5D3D
StructurePuces placées côte à côte sur un interposeur silicium (ou un pont en silicium)Puces empilées verticalement les unes sur les autres
InterconnexionMicro-bumps vers l'interposeur, qui contient des couches de câblage très finesTSV à travers les puces, reliés par des micro-bumps ou par hybrid bonding
Densité de bande passanteÉlevéeLa plus élevée, car les connexions sont les plus courtes
ChaleurPlus facile : chaque puce peut être refroidie par le dessusPlus difficile : la chaleur des puces inférieures doit traverser les puces supérieures
EncombrementPlus grand : l'interposeur doit accueillir toutes les pucesPlus petit
Difficulté de fabricationNécessite un grand interposeur, ce qui augmente le coûtNécessite l'amincissement des wafers à quelques dizaines de micromètres, la formation des TSV et un test soigneux de chaque puce
Exemples typiquesGPU d'IA avec HBM dans le même boîtier (comme le CoWoS de TSMC)La HBM elle-même (puces DRAM empilées), et le cache empilé sur un processeur
Usages typiquesConnexion de processeurs, de mémoires et de chipletsEmpilement de mémoire, ou empilement de logique et de cache pour les chemins les plus courts

Les valeurs indiquées sont des ordres de grandeur typiques et varient selon la génération de procédé et le produit.

Quand choisir l'un ou l'autre ?

2.5D
Lorsqu'on veut associer un grand processeur à plusieurs piles de mémoire ou chiplets tout en les refroidissant facilement.
3D
Lorsque la longueur des connexions, la consommation et l'encombrement priment, comme pour la mémoire empilée.
Ensemble
Les accélérateurs d'IA haut de gamme utilisent les deux : la HBM est un empilement 3D de puces DRAM, placé à côté du processeur sur un interposeur 2.5D.

Questions fréquentes

Qu'est-ce qu'un interposeur silicium ?

Une couche de silicium dotée d'un câblage très fin, et souvent de TSV, qui connecte plusieurs puces placées côte à côte en packaging 2.5D.

Pourquoi le packaging 3D est-il plus difficile à refroidir ?

La chaleur des puces inférieures doit traverser les puces empilées au-dessus, alors qu'en 2.5D chaque puce peut être refroidie par le dessus.

La HBM est-elle 2.5D ou 3D ?

Les deux. La HBM est un empilement 3D de puces DRAM, placé à côté du processeur sur un interposeur 2.5D.

Qu'est-ce qu'un TSV ?

Un via traversant le silicium (through-silicon via) est une connexion verticale qui traverse une puce de silicium amincie, utilisée pour relier des puces empilées.

Vérifier vos connaissances

Quelle différence entre intégration 2.5D et intégration 3D est correcte ?

  1. AEn 2.5D, les puces sont placées côte à côte sur un substrat intermédiaire (interposeur, etc.) ; en 3D, elles sont empilées verticalement
  2. BEn 2.5D, les puces sont empilées verticalement ; en 3D, elles sont placées côte à côte
  3. CIl n'y a aucune différence entre 2.5D et 3D
Afficher la réponse et l'explication

Réponse : A. En 2.5D, les puces sont placées côte à côte sur un substrat intermédiaire (interposeur, etc.) ; en 3D, elles sont empilées verticalement

L'intégration 2.5D place plusieurs puces côte à côte sur un substrat intermédiaire comme un interposeur silicium et les relie par les pistes fines de ce substrat. L'intégration 3D empile verticalement les puces et les relie par TSV ou collage hybride. La 2.5D facilite la dissipation thermique, la 3D offre les interconnexions les plus courtes. Des structures combinant les deux sont aussi utilisées, comme la HBM (empilement 3D) placée à côté du GPU (2.5D).

Quel est le rôle de l'interposeur silicium utilisé en intégration 2.5D ?

  1. AUn dissipateur thermique pour refroidir les puces
  2. BUn substrat intermédiaire sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des pistes fines
  3. CUn masque photographique utilisé pour l'exposition
Afficher la réponse et l'explication

Réponse : B. Un substrat intermédiaire sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des pistes fines

L'interposeur silicium est un substrat intermédiaire en silicium portant des pistes fines de 1 µm ou moins, réalisées avec les étapes d'interconnexion des semi-conducteurs. Plusieurs puces, comme un processeur et des HBM, y sont placées côte à côte et reliées par des interconnexions d'une densité inaccessible aux substrats de boîtier organiques classiques, dont les pistes mesurent plusieurs dizaines de µm. L'interposeur lui-même est relié au substrat du boîtier par des TSV. Il n'a aucun rapport avec les composants de refroidissement ou les photomasques.

Quelle définition du TSV (via traversant le silicium) est correcte ?

  1. AUne interconnexion horizontale formée uniquement à la surface de la puce
  2. BUne électrode traversant le substrat de silicium dans son épaisseur, qui relie verticalement des puces empilées
  3. CUne bille de brasure utilisée comme borne externe du boîtier
Afficher la réponse et l'explication

Réponse : B. Une électrode traversant le substrat de silicium dans son épaisseur, qui relie verticalement des puces empilées

Le TSV (Through-Silicon Via) est une électrode obtenue en perçant dans le substrat de silicium un trou de quelques µm à une quinzaine de µm de diamètre puis en le remplissant d'un conducteur, afin de relier électriquement les faces avant et arrière. Il permet d'empiler des puces et de réaliser des milliers de connexions ou plus sur des distances plus courtes qu'avec le câblage par fil ; il est utilisé dans l'intégration 3D, la HBM et les interposeurs silicium. Les interconnexions horizontales en surface correspondent aux interconnexions multicouches classiques, les billes de brasure aux bornes externes.

  1. Quel point constitue souvent un défi particulier en intégration 3D, où les puces sont empilées verticalement ?
  2. Quel est l'ordre de grandeur de l'épaisseur à laquelle on amincit une plaquette par rectification de la face arrière pour empiler des puces comportant des TSV ?
  3. Pour les GPU destinés à l'IA, quelle est la principale raison de monter la puce GPU et les HBM côte à côte sur un même interposeur silicium ?

Questions d'entraînement sur Packaging avancé (3D et chiplets)

Termes clés expliqués

Intégration 2.5D
Méthode d'assemblage où plusieurs puces sont placées côte à côte sur un substrat intermédiaire comme un interposeur silicium et reliées à haute densité par des interconnexions fines. Utilisée par exemple pour relier GPU et HBM.
Intégration 3D
Mode d'assemblage qui empile verticalement les puces et les relie par TSV ou collage hybride. Les interconnexions plus courtes apportent vitesse et faible consommation, mais la dissipation thermique devient un défi.
TSV (via traversant le silicium)
Électrode qui traverse le substrat de silicium. Elle relie verticalement des puces empilées sur une courte distance.
Interposeur silicium
Substrat intermédiaire en silicium sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des lignes fines. Utilisé par exemple pour relier GPU et HBM.
Chiplet
Petite puce fabriquée séparément pour une fonction donnée. Plusieurs chiplets sont connectés dans un même boîtier pour constituer un grand système.

Comparatifs associés