Français
Menu

Packaging avancé (3D et chiplets)

Pour les GPU destinés à l'IA, quelle est la principale raison de monter la puce GPU et les HBM côte à côte sur un même interposeur silicium ?

  1. AAugmenter le nombre de composants
  2. BRelier les puces sur de courtes distances par un très grand nombre de pistes afin d'obtenir une bande passante mémoire très élevée
  3. CRéduire la capacité mémoire
Afficher la réponse et l'explication

Réponse : B. Relier les puces sur de courtes distances par un très grand nombre de pistes afin d'obtenir une bande passante mémoire très élevée

Chaque pile HBM comporte 1024 lignes de données, et plusieurs piles côte à côte en totalisent des milliers, impossibles à router sur un substrat de boîtier ordinaire. En plaçant GPU et HBM côte à côte sur un interposeur silicium capable de pistes fines, ils sont reliés par de nombreuses pistes sur quelques mm, ce qui procure la bande passante mémoire de plusieurs TB/s nécessaire au calcul d'IA. Le but n'est ni d'augmenter le nombre de composants ni de réduire la capacité.

S'entraîner sur ce thème Retour au thème

Autres questions sur Packaging avancé (3D et chiplets)

  1. En 3D NAND, quel avantage présente l'approche consistant à fabriquer la matrice de cellules mémoire et les circuits périphériques sur des plaquettes distinctes puis à les coller ?
  2. Comment appelle-t-on le matériau placé entre la puce et le diffuseur thermique pour combler les interstices microscopiques et faciliter le transfert de chaleur ?
  3. Comment appelle-t-on le débit de données obtenu par unité de longueur de bord de puce, indicateur important des performances des interconnexions entre chiplets ?
  4. Quelle différence entre intégration 2.5D et intégration 3D est correcte ?
  5. Quel est le nombre courant de puces DRAM empilées dans une pile HBM ?

Comparatifs sur ce thème