Packaging avancé (3D et chiplets)

Quelle définition de la HBM (High Bandwidth Memory) est correcte ?

  1. AUne mémoire lente utilisant une seule couche de mémoire flash
  2. BUn cache SRAM intégré dans la puce du CPU
  3. CUne mémoire qui empile plusieurs puces de DRAM au moyen de TSV et atteint une bande passante élevée grâce à un bus très large
Afficher la réponse et l'explication

Réponse : C. Une mémoire qui empile plusieurs puces de DRAM au moyen de TSV et atteint une bande passante élevée grâce à un bus très large

La HBM empile plusieurs puces de DRAM au moyen de TSV et se connecte au processeur par un bus de données très large de 1024 lignes, ce qui procure une bande passante élevée. Par exemple, la HBM3 atteint 6,4 Gb/s par ligne, soit environ 819 GB/s par pile. Elle est utilisée en intégration 2.5D, placée à côté du processeur sur un interposeur silicium ou équivalent, et équipe notamment les GPU pour l'IA. Elle n'a rien à voir avec la mémoire flash ou un cache SRAM.

S'entraîner sur ce thème Retour au thème

Autres questions sur Packaging avancé (3D et chiplets)

  1. Quel est le rôle de l'interposeur silicium utilisé en intégration 2.5D ?
  2. Quelle définition du collage hybride (hybrid bonding) est correcte ?
  3. Quelle caractéristique du boîtier sur plaquette en éventail (FOWLP) est correcte ?
  4. Quelle norme industrielle d'interface entre puces vise à permettre l'interconnexion de chiplets provenant de sociétés différentes ?
  5. Quel point constitue souvent un défi particulier en intégration 3D, où les puces sont empilées verticalement ?

Comparatifs sur ce thème