Français
Menu

Packaging avancé (3D et chiplets)

Quelle technique d'intégration 2.5D de TSMC est largement utilisée pour placer côte à côte et interconnecter GPU pour l'IA et HBM sur un interposeur silicium ?

  1. AInFO
  2. BEMIB
  3. CCoWoS
Afficher la réponse et l'explication

Réponse : C. CoWoS

CoWoS (Chip on Wafer on Substrate) est une technique d'intégration 2.5D qui place les puces sur un interposeur au format plaquette (Chip on Wafer), lui-même monté sur le substrat du boîtier (on Substrate). L'interposeur peut désormais atteindre plusieurs fois la taille du champ d'exposition, et cette technique est largement utilisée pour relier les GPU pour l'IA à plusieurs HBM. Avec l'explosion de la demande liée à l'IA, l'augmentation de sa capacité de production est devenue un enjeu majeur. InFO est une technique en éventail, EMIB la technique à pont d'Intel.

S'entraîner sur ce thème Retour au thème

Autres questions sur Packaging avancé (3D et chiplets)

  1. Quelle technique de boîtier sur plaquette en éventail développée par TSMC s'est fait connaître en 2016 avec son adoption pour un processeur de smartphone ?
  2. Quel défi pose le collage plaquette sur plaquette (W2W), qui assemble des plaquettes entières ?
  3. En intégration 2.5D, quel est le principal avantage d'un interposeur à couches de redistribution (RDL) superposant films isolants organiques et pistes en cuivre, à la place d'un interposeur silicium ?
  4. Jusqu'à la génération HBM3, quelle est la largeur du bus de données d'une pile HBM ?
  5. Lors de l'usinage d'une plaquette à TSV amincie à quelques dizaines de µm, quelle technique consiste à la coller temporairement sur une plaquette support (porteur) pour éviter la casse et le gauchissement ?

Comparatifs sur ce thème