Deutsch
Menü

DIBL vs. GIDL vs. Punch-Through: Ort, Ursache, Id-Vg-Kennlinie, Abhilfe

DIBL, GIDL und Punch-Through betreffen alle Leckströme, die fließen, wenn ein Transistor eigentlich sperren sollte, entstehen aber an verschiedenen Orten und aus verschiedenen Gründen. DIBL (Drain Induced Barrier Lowering) tritt auf, wenn das Gate so kurz ist, dass das Drainfeld bis zur Sourceseite reicht und die Potenzialbarriere zwischen Source und Kanal absenkt; die Schwellenspannung sinkt daher mit steigender Drainspannung. Punch-Through tritt auf, wenn die Raumladungszonen von Source und Drain verschmelzen und Strom tief im Substrat fließt, außerhalb der Reichweite des Gates; man kann es als extreme Form von DIBL sehen. GIDL (gateinduzierter Drain-Leckstrom) ist ein Band-zu-Band-Tunnelstrom, den das starke Feld dort antreibt, wo das Gate den Drain überlappt; er hängt stärker von der Gate-Drain-Spannung ab als davon, wie kurz das Gate ist.

MerkmalDIBLGIDLPunch-Through
Wo es auftrittAm sourceseitigen Ende des Kanals nahe der Oberfläche, wo die Source-Kanal-Potenzialbarriere abgesenkt wirdIm Drain nahe der Oberfläche, wo das Gate ihn überlappt (Drainrand)Im Substrat unterhalb des Kanals, wo die Raumladungszonen von Source und Drain verschmelzen
Vorspannung, die es hervorruftSperrzustand oder nahe der Schwelle, bei hoher DrainspannungSperrzustand mit großer Gate-Drain-Spannung (bei nMOS Gate auf 0 V oder negativ und Drain hoch)Hohe Drainspannung; nahezu unabhängig von der Gatespannung
Physikalische UrsacheDas Drainfeld reicht bis zur Source und übernimmt einen Teil der Kontrolle über die Barrierenhöhe vom Gate (ein zweidimensionaler elektrostatischer Effekt)Das starke Feld verbiegt die Bänder stark, und Elektronen tunneln vom Valenzband ins Leitungsband (Band-zu-Band-Tunneln); bei nMOS gehen die Elektronen zum Drain und die Löcher zum BodyDie Drain-Raumladungszone verbindet sich mit der Source-Raumladungszone, die Barriere im Substrat verschwindet, und Ladungsträger fließen direkt von Source zu Drain
Erscheinungsbild in Id-VgEine höhere Drainspannung verschiebt die Unterschwellenkurve nach links (zu niedrigerer Gatespannung), sichtbar als niedrigere Schwellenspannung und höherer SperrstromWird die Gatespannung unter die Schwelle gedrückt, sinkt der Drainstrom zunächst und steigt dann wieder an (ein Wiederanstieg auf der Seite niedriger Gatespannung)Die Unterschwellensteigung wird flach, und eine niedrigere Gatespannung senkt den Strom nicht genug, um das Bauelement abzuschalten
Erscheinungsbild in Id-VdDer Strom steigt auch in der Sättigung mit der Drainspannung weiter an (geringerer Ausgangswiderstand)Im Sperrzustand steigt der Strom mit der Drainspannung, umso stärker, je niedriger die Gatespannung istOberhalb einer bestimmten Drainspannung steigt der Strom unabhängig von der Gatespannung steil an
Abhängigkeit von der Gatelänge (Lg)Stark: größer bei kürzerer GatelängeSchwach: tritt am Drainrand auf und wird vor allem von anderen Faktoren bestimmt (Feldstärke, Dotierung am Drainrand, Dicke des Gate-Dielektrikums)Sehr stark: wahrscheinlicher bei kurzen Gates und schwach dotierten Substraten
Abhängigkeit von der SpannungDie Schwellenspannung sinkt etwa proportional zur Drainspannung; oft in mV/V angegebenSteigt steil mit der Gate-Drain-Spannung (Vdg)Steigt steil mit der Drainspannung; das Gate hat fast keine Kontrolle
Wichtigste GegenmaßnahmenDünneres Gate-Dielektrikum (High-k), flache Extensions, Halo-Implantation (Pocket-Implantation), dünne Bodies (FD-SOI, FinFET, GAA)Ein flacheres Dotierprofil am Drainrand (etwa eine LDD-Struktur), optimierte Gate-Drain-Überlappung, Begrenzung der Gate-Drain-SpannungHöhere Substratdotierung (Punch-Through-Stopper-Implantation), Halo-Implantation (Pocket-Implantation), flache Übergänge, retrograde Wannen, Strukturen ohne tiefen Strompfad (SOI, FinFET, GAA)
Wo es wichtig istLogiktransistoren mit kurzem Gate allgemein: Standby-Leckstrom und geringere Verstärkung in AnalogschaltungenBauelemente, die extrem geringen Sperrleckstrom brauchen, etwa DRAM-Zelltransistoren, und Schaltungen, die Transistoren mit negativer Gatespannung abschaltenTransistoren mit zu kurzen Gates oder Bauelemente mit hoher Drainspannung; es setzt die Grenzen für nutzbare Gatelänge und Spannung

Die Zahlenwerte sind typische Größenordnungen und variieren je nach Prozessgeneration und Produkt.

Wann welche Variante?

DIBL
Eine Kenngröße dafür, wie stark sich Schwellenspannung und Sperrstrom eines Transistors mit kurzem Gate mit der Drainspannung ändern. Die Schwellenspannung bei niedriger und bei hoher Drainspannung bestimmen und die Differenz durch die Differenz der Drainspannungen teilen.
GIDL
Verdächtig, wenn ein stärkeres Ansteuern des Gates in den Sperrzustand (ein negatives Gate bei nMOS) den Leckstrom nicht senkt oder sogar erhöht. Besonders wichtig für den Datenerhalt im DRAM und für Designs, die das Gate negativ vorspannen, um den Standby-Leckstrom zu senken.
Punch-Through
Der extreme Zustand der Kurzkanaleffekte, in dem Strom ganz ohne Kontrolle durch das Gate fließt. Als die Grenze behandeln, die die minimale Gatelänge und die maximale Drainspannung eines Transistors festlegt.

Häufige Fragen

Was ist der Unterschied zwischen DIBL und Punch-Through?

In beiden Fällen senkt die Drainspannung die Barriere auf der Sourceseite. Bei DIBL sinkt die Barriere nahe der Kanaloberfläche und die Schwellenspannung fällt, aber das Gate kontrolliert den Strom noch. Beim Punch-Through verschmelzen die Raumladungszonen von Source und Drain tief im Substrat, und Strom fließt auf einem Pfad, den das Gate nicht erreicht, sodass sich der Transistor nicht abschalten lässt. Hilfreich ist, sich Punch-Through als bis zum Äußersten getriebenes DIBL vorzustellen.

Wie unterscheide ich DIBL und GIDL in einer Id-Vg-Kurve?

DIBL zeigt sich als Linksverschiebung der Unterschwellenkurve, wenn die Drainspannung erhöht wird, und der Strom sinkt weiterhin, wenn die Gatespannung gesenkt wird. GIDL zeigt sich als Strom, der wieder ansteigt, wenn die Gatespannung deutlich unter die Schwelle gedrückt wird. Kurz: DIBL erscheint als Verschiebung der Schwellenspannung, GIDL als Wiederanstieg des Stroms auf der Seite niedriger Gatespannung.

Warum unterdrückt die Halo-Implantation (Pocket-Implantation) Kurzkanaleffekte?

Wird die Dotierung nahe den Rändern von Source und Drain mit Dotierstoffen desselben Typs wie der Kanal lokal erhöht, kann sich die Drain-Raumladungszone nicht in den Kanal ausbreiten. Das unterdrückt DIBL, Schwellenspannungs-Roll-off und Punch-Through mit geringerem Beweglichkeitsverlust, als wenn die Dotierung des ganzen Kanals erhöht würde. Da die Dotierung nahe dem Übergang steigt, können Sperrschichtleckstrom und Sperrschichtkapazität zunehmen.

Verschwinden diese Effekte bei FinFETs und GAA-Transistoren?

Sie verschwinden nicht, aber DIBL und Punch-Through werden stark reduziert. Das Gate umschließt einen dünnen Kanal von mehreren Seiten, sodass das Drainfeld weniger Einfluss hat und es weniger tiefe Strompfade außerhalb der Reichweite des Gates gibt. Bulk-FinFETs, deren Finnen mit dem Substrat verbunden sind, erhalten meist am Fuß der Finne einen hoch dotierten Punch-Through-Stopper. GIDL wird durch das Feld am Drainrand bestimmt und muss daher auch bei neuen Strukturen über das Design der Übergänge und die Vorspannungsbedingungen beherrscht werden.

Verständnis prüfen

Welche Aussage zu DIBL (Drain Induced Barrier Lowering) ist richtig?

  1. APhänomen, bei dem der Gate-Isolator im Laufe der Zeit durchbricht
  2. BPhänomen, bei dem Metallatome der Leitungen durch Strom wandern
  3. CPhänomen, bei dem mit höherer Drain-Spannung die Potenzialbarriere auf der Source-Seite sinkt und die Schwellspannung abnimmt
Antwort und Erläuterung anzeigen

Antwort: C. Phänomen, bei dem mit höherer Drain-Spannung die Potenzialbarriere auf der Source-Seite sinkt und die Schwellspannung abnimmt

Bei kurzer Gate-Länge reicht das elektrische Feld des Drain bis in die Nähe der Source und senkt die Potenzialbarriere zwischen Source und Kanal. Dadurch sinkt die Schwellspannung mit steigender Drain-Spannung, und der Leckstrom im Sperrzustand nimmt zu. DIBL wird als „Änderung der Schwellspannung pro 1 V Drain-Spannung (mV/V)“ angegeben und bei fortschrittlichen Transistoren auf einige zehn mV/V oder weniger begrenzt. In Verstärkerschaltungen ist es auch eine Ursache für einen verringerten Ausgangswiderstand.

Wie heißt das Phänomen, dass durch das starke elektrische Feld im Überlappungsbereich von Gate und Drain ein Band-zu-Band-Tunnelstrom fließt und der Leckstrom im Aus-Zustand zunimmt?

  1. ADIBL
  2. BNBTI
  3. CGIDL (Gate-Induced Drain Leakage)
Antwort und Erläuterung anzeigen

Antwort: C. GIDL (Gate-Induced Drain Leakage)

Liegt auch bei sperrendem Transistor eine große Spannung zwischen Gate und Drain an, krümmen sich die Bänder nahe dem Gate-Rand des Drains stark, und durch den Band-zu-Band-Tunneleffekt fließt Strom. Das ist GIDL; kennzeichnend ist, dass er beim nMOS bei negativerer Gate-Spannung zunimmt. Er wird bei Bauelementen problematisch, bei denen der Leckstrom extrem klein sein soll, etwa bei Zelltransistoren von DRAM, und durch Entwurf von Dotierung und elektrischem Feld am Drain-Rand unterdrückt. DIBL ist die Absenkung der Schwelle durch die Drain-Spannung, NBTI die Degradation von pMOS.

Welche Aussage zum Punch-through bei MOSFETs ist richtig?

  1. ADie Beweglichkeit im Kanal sinkt mit der Temperatur
  2. BDie Verarmungszonen von Source und Drain verbinden sich, und es fließt ein nicht durch das Gate steuerbarer Strom
  3. CDer Gateisolator bricht durch
Antwort und Erläuterung anzeigen

Antwort: B. Die Verarmungszonen von Source und Drain verbinden sich, und es fließt ein nicht durch das Gate steuerbarer Strom

Bei kurzem Kanal und niedriger Substratdotierung verbindet sich durch die Drain-Spannung die Verarmungszone auf der Drain-Seite mit der auf der Source-Seite, und unabhängig vom Gate fließt tief im Substrat ein Strom, sodass sich der Transistor nicht mehr sperren lässt. Das ist der Punch-through. Gegenmaßnahmen sind hochdotierte Schichten unter Source und Drain (Halo-/Pocket-Implantation), flachere Übergänge und, wie bei FinFET und GAA, das Umschließen des Kanals durch das Gate, wodurch nicht steuerbare Strompfade entfallen.

  1. Was ist der Hauptzweck der Halo-(Pocket-)Implantation, bei der Dotierstoffe vom gleichen Leitungstyp wie der Kanal schräg an den Rändern von Source und Drain implantiert werden?
  2. Was trifft auf den Kurzkanaleffekt bei MOSFETs zu?
  3. Welche Kombination nennt die Hauptkomponenten des Leckstroms eines sperrenden MOSFETs richtig?

Übungsfragen zu MOSFET

Wichtige Begriffe erklärt

DIBL (Drain Induced Barrier Lowering)
Abkürzung für Drain Induced Barrier Lowering. Bei Kurzkanal-MOSFETs sinkt mit steigender Drainspannung die Potentialbarriere auf der Sourceseite, und die Schwellenspannung nimmt ab. Dies erhöht den Leckstrom im Sperrzustand.
GIDL (gateinduzierter Drain-Leckstrom)
Phänomen, bei dem im Überlappbereich von Gate und Drain ein starkes Feld einen Band-zu-Band-Tunnelstrom verursacht und den Leckstrom im Sperrzustand erhöht. Problematisch u. a. für die Datenhaltung im DRAM.
Punch-Through
Phänomen, bei dem sich die Raumladungszonen von Source und Drain berühren und ein vom Gate nicht steuerbarer Strom fließt. Es tritt auf, wenn der Kanal zu kurz oder die Substratdotierung zu niedrig ist.
Kurzkanaleffekt
Phänomen, bei dem mit kürzer werdender Gate-Länge die Schwellenspannung unter dem Einfluss des Drain-Feldes sinkt und der Leckstrom im Sperrzustand zunimmt.
Halo-Implantation (Pocket-Implantation)
Verfahren, bei dem am Rand von Source und Drain schräg Dotierstoffe desselben Leitungstyps wie der Kanal implantiert werden. Begrenzt die Ausdehnung der Drain-Raumladungszone und unterdrückt Kurzkanaleffekte.
LDD-Struktur
Abkürzung für Lightly Doped Drain. Struktur, bei der nur das gateseitige Ende des Drains niedriger dotiert ist, um das Feld abzuschwächen und die Degradation durch heiße Ladungsträger zu unterdrücken.
Schwellenspannung
Gatespannung, bei der sich im MOSFET der Kanal (Inversionsschicht) bildet und Strom zu fließen beginnt. Geschrieben als Vth.
FinFET
Dreidimensionaler Transistor, bei dem das Gate den als Finne aufgestellten Kanal von drei Seiten umschließt. Kurzkanaleffekte lassen sich damit leichter unterdrücken.

Verwandte Vergleiche