DIBL vs GIDL vs perçage (punch-through) : lieu, causes, signature Id-Vg, remèdes
DIBL, GIDL et perçage concernent tous un courant de fuite qui circule alors que le transistor devrait être bloqué, mais ils se produisent à des endroits différents et pour des raisons différentes. Le DIBL (abaissement de barrière induit par le drain) survient lorsque la grille est assez courte pour que le champ du drain atteigne le côté source et abaisse la barrière de potentiel entre source et canal : la tension de seuil baisse quand la tension de drain augmente. Le perçage survient lorsque les zones de déplétion de la source et du drain se rejoignent et qu’un courant circule profondément dans le substrat, hors de portée de la grille ; on peut le voir comme une forme extrême de DIBL. Le GIDL (fuite de drain induite par la grille) est un courant tunnel bande à bande provoqué par le champ intense là où la grille recouvre le drain ; il dépend davantage de la tension grille-drain que de la longueur de grille.
| Critère | DIBL | GIDL | Perçage (punch-through) |
|---|---|---|---|
| Où il se produit | À l’extrémité source du canal, près de la surface, là où la barrière de potentiel source-canal est abaissée | Dans le drain, près de la surface où la grille le recouvre (le bord du drain) | Dans le substrat sous le canal, là où les zones de déplétion de la source et du drain se rejoignent |
| Polarisation qui le révèle | État bloqué ou proche du seuil, avec une tension de drain élevée | État bloqué avec une forte tension grille-drain (pour un nMOS, grille à 0 V ou négative et drain haut) | Tension de drain élevée ; presque indépendant de la tension de grille |
| Cause physique | Le champ du drain atteint la source et prend à la grille une partie du contrôle de la hauteur de barrière (effet électrostatique bidimensionnel) | Le champ intense courbe fortement les bandes et des électrons passent par effet tunnel de la bande de valence à la bande de conduction (effet tunnel bande à bande) ; dans un nMOS, les électrons vont au drain et les trous vers le substrat | La zone de déplétion du drain rejoint celle de la source, la barrière dans le substrat disparaît et les porteurs circulent directement de la source au drain |
| Manifestation sur Id-Vg | Augmenter la tension de drain décale la courbe sous le seuil vers la gauche (vers les tensions de grille plus basses), ce qui se traduit par une tension de seuil plus basse et un courant à l’état bloqué plus élevé | Lorsque la tension de grille descend sous le seuil, le courant de drain baisse d’abord puis se met à remonter (remontée du côté des faibles tensions de grille) | La pente sous le seuil s’adoucit et abaisser la tension de grille ne réduit pas assez le courant pour bloquer le composant |
| Manifestation sur Id-Vd | Le courant continue d’augmenter avec la tension de drain même en saturation (résistance de sortie plus faible) | À l’état bloqué, le courant augmente avec la tension de drain, d’autant plus que la tension de grille est basse | Au-delà d’une certaine tension de drain, le courant augmente brutalement quelle que soit la tension de grille |
| Dépendance à la longueur de grille (Lg) | Forte : plus important quand la grille est plus courte | Faible : il se produit au bord du drain et dépend surtout d’autres facteurs (intensité du champ, dopage du bord du drain, épaisseur du diélectrique de grille) | Très forte : plus probable avec des grilles courtes et des substrats faiblement dopés |
| Dépendance à la tension | La tension de seuil baisse à peu près proportionnellement à la tension de drain ; souvent exprimé en mV/V | Augmente fortement avec la tension grille-drain (Vdg) | Augmente fortement avec la tension de drain ; la grille n’a presque aucun contrôle |
| Principales contre-mesures | Diélectrique de grille plus mince (high-k), extensions peu profondes, implantation halo (implantation poche), corps minces (FD-SOI, FinFET, GAA) | Profil de dopage plus progressif au bord du drain (comme une structure LDD), recouvrement grille-drain optimisé, limitation de la tension grille-drain | Dopage du substrat plus élevé (implantation d’arrêt de perçage), implantation halo (implantation poche), jonctions peu profondes, caissons rétrogrades, structures sans chemin de courant profond (SOI, FinFET, GAA) |
| Où il compte | Transistors logiques à grille courte en général : fuite en veille et gain réduit dans les circuits analogiques | Composants exigeant une fuite à l’état bloqué extrêmement faible, comme les transistors de cellule DRAM, et circuits qui bloquent les transistors avec une tension de grille négative | Transistors à grille trop courte ou composants à tension de drain élevée ; il fixe les limites de longueur de grille et de tension utilisables |
Les valeurs indiquées sont des ordres de grandeur typiques et varient selon la génération de procédé et le produit.