Flüchtiger Speicher, der jedes Bit in einer Zelle aus einem Transistor und einem Kondensator speichert und einen periodischen Refresh braucht, bevor die Ladung abfließt. Er dient als Hauptspeicher in PCs und Servern.
Japanische Bezeichnung: DRAM(ダイナミックRAM)
„DRAM (Dynamic Random Access Memory)“ kommt in 89 Übungsfragen aus 16 Themen vor, z. B. DRAM, Neue Speichertechnologien, Halbleiterindustrie und Markt.
Fachgebiet: DRAM
DRAM steht für Dynamic Random Access Memory. Jedes Bit wird in einer 1T1C-Zelle aus einem Transistor und einem Kondensator gespeichert; ob der Kondensator geladen ist oder nicht, stellt 0 oder 1 dar. Die Zellen liegen in einem Raster an den Kreuzungen von Wortleitungen und Bitleitungen; schaltet die Wortleitung den Transistor ein, wird der Kondensator mit der Bitleitung verbunden. Random Access bedeutet, dass jede Adresse unabhängig von der Reihenfolge erreichbar ist, und „dynamisch“ bezieht sich darauf, dass die gespeicherte Ladung langsam abfließt und die Daten deshalb periodisch neu geschrieben werden müssen.
Zum Lesen wird der Kondensator einer Zelle mit einer Bitleitung verbunden, die durch Vorladung auf etwa die halbe Versorgungsspannung gebracht wurde. Die Ladung verteilt sich, und die dabei entstehende kleine Spannungsdifferenz verstärkt ein Leseverstärker, um 0 oder 1 zu entscheiden. Da dies die gespeicherte Ladung stört (destruktives Lesen), wird die verstärkte Spannung in die Zelle zurückgeschrieben. Ladung geht außerdem durch Sperrschicht- und Unterschwellenleckströme verloren, sodass jede Zeile in Abständen gelesen und neu geschrieben werden muss; das nennt man Refresh. Als Richtwert verlangen die Standards bis DDR4, dass alle Zeilen im normalen Temperaturbereich innerhalb von 64 ms aufgefrischt werden, DDR5 innerhalb von 32 ms, bei hoher Temperatur in kürzeren Abständen.
SRAM bildet aus sechs Transistoren ein Latch, braucht daher keinen Refresh und erlaubt Zugriffe in etwa 1 ns, hat aber große Zellen und hohe Kosten pro Bit. Die kleine 1T1C-Zelle macht DRAM etwa 20-mal dichter als SRAM und damit geeignet für großen Hauptspeicher, kostet aber Zugriffszeiten von einigen zehn Nanosekunden, weil Zeilen aktiviert werden müssen. NAND-Flash-Speicher ist ein nichtflüchtiger Speicher, behält Daten also ohne Versorgung, und bietet noch größere Kapazität zu geringeren Kosten, schreibt und löscht aber langsam und verträgt nur eine begrenzte Zahl von Schreibzyklen. Systeme bauen deshalb eine Speicherhierarchie mit SRAM für Caches, DRAM für den Hauptspeicher und SSDs für die Datenspeicherung auf.
Zu den DRAM-Produkten gehören DDR-SDRAM für PCs und Server, stromsparender LPDDR für Smartphones und ähnliche Geräte, GDDR für Grafik und HBM, das mehrere Dies per TSV stapelt und einen sehr breiten Bus bereitstellt. Die zentrale Herausforderung der Skalierung besteht darin, auch bei kleiner werdenden Zellen genug Ladung im Kondensator zu halten, um die Daten lesen zu können. Dafür wurden hohe, schmale zylindrische Kondensatoren, Isolatoren mit hoher Dielektrizitätszahl (High-k) und Transistoren mit vergrabener Wortleitung eingeführt, die Leckströme verringern. Höhere Dichte bringt auch Zuverlässigkeitsprobleme wie Rowhammer mit sich, bei dem das wiederholte Aktivieren einer Zeile Daten in benachbarten Zeilen kippen lässt.
Antwort: A. Ein Transistor und ein Kondensator
Eine DRAM-Zelle besteht aus einem Transistor und einem Kondensator (1T1C); je nachdem, ob der Kondensator geladen ist oder nicht, speichert sie 1 Bit. Der Kondensator ist mit etwa 10 fF sehr klein, und der Unterschied von nur einigen zehntausend Elektronen unterscheidet 0 und 1. Wegen der geringen Zahl an Bauelementen ist die Zellfläche mit etwa 6F² klein, was große Kapazitäten begünstigt. Sechs Transistoren sind die Zellstruktur des SRAM, ein Transistor mit Floating Gate die des Flash-Speichers.
Antwort: C. Weil die im Kondensator gespeicherte Ladung durch Leckströme allmählich verloren geht
Die Ladung des Kondensators geht durch Subthreshold-Leckstrom und Sperrschichtleckstrom des Zelltransistors nach und nach verloren. Der Refresh liest die Daten, bevor sie nicht mehr unterscheidbar sind, und schreibt sie zurück; laut Spezifikation durchläuft er bis DDR4 innerhalb von 64 ms und bei DDR5 innerhalb von 32 ms alle Zeilen. Während des Refresh ist die betreffende Bank nicht zugänglich und es wird Leistung verbraucht, sodass die Belastung mit wachsender Kapazität zunimmt. Eine Obergrenze der Schreibzyklen ist ein Merkmal des Flash-Speichers.
Für Dynamic Random Access Memory. „Dynamisch“ heißt er, weil die gespeicherte Ladung mit der Zeit verloren geht und periodisch aufgefrischt werden muss, im Unterschied zu SRAM (Static RAM), das seine Daten ohne Refresh behält, solange Spannung anliegt.
DRAM nutzt eine kleine 1T1C-Zelle und lässt sich daher groß und günstig herstellen, braucht aber Refresh und einige zehn Nanosekunden pro Zugriff. SRAM nutzt eine Zelle aus sechs Transistoren, die keinen Refresh braucht und schnell ist, aber mehr Fläche belegt. Deshalb wird DRAM für den Hauptspeicher und SRAM für CPU-Caches verwendet.
Ja. DRAM ist flüchtig: Fällt die Versorgung weg, stoppt der Refresh, und die Ladung fließt ab. Werden die Chips jedoch gekühlt, können Daten Sekunden bis Minuten erhalten bleiben, was Cold-Boot-Angriffe ausnutzen, um Kryptoschlüssel aus dem Speicher zu lesen.
Eine DRAM-Zelle besteht aus einem Transistor und einem Kondensator (1T1C); je nachdem, ob der Kondensator geladen ist oder nicht, speichert sie 1 Bit.
Welche aus Bauelementen bestehende Struktur ist für eine 1-…Um auch bei kleiner werdender Zelle eine Kapazität von etwa 10 fF zu sichern, hat der DRAM den Kondensator dreidimensional gestaltet.
Welche Kombination dreidimensionaler Strukturen wird bei DR…Der DRAM speichert Information in Ladung und ist ein flüchtiger Speicher, dessen Daten beim Abschalten der Versorgung verloren gehen, da die Ladung nicht gehalten wird.
Welche Eigenschaft des DRAM ist richtig?Daher wird in der DDR-Spezifikation das Refresh-Intervall oberhalb von 85 ℃ halbiert, und es gibt auch Mechanismen, die die Refresh-Häufigkeit nach dem Wert des Temperatursensors des DRAM ändern.
Wie verändert sich die Zeit, über die eine DRAM-Zelle Daten…Der DRAM hat eine kleine 1T1C-Zelle (etwa 6F²) und lässt sich etwa 20-mal dichter als der 6T-SRAM (etwa 120 bis 150F²) realisieren, wodurch die Kosten pro Bit niedrig sind.
Welche Aussage über DRAM im Vergleich zu SRAM ist richtig?Refresh HBM Leseverstärker (Sense Amplifier) SSD (Solid-State-Drive) Bitleitung Wortleitung MRAM ECC (Fehlerkorrekturcode) PCM (Phasenwechselspeicher) Bank