DIBL versus GIDL versus punch-through: plaats, oorzaak, kenmerken in Id-Vg en tegenmaatregelen
DIBL, GIDL en punch-through gaan allemaal over lekstroom die vloeit als een transistor uit zou moeten staan, maar ze ontstaan op verschillende plaatsen en om verschillende redenen. DIBL (drain-induced barrier lowering) treedt op als de gate zo kort is dat het veld van de drain de sourcekant bereikt en de potentiaalbarrière tussen source en kanaal verlaagt, zodat de drempelspanning daalt als de drainspanning stijgt. Punch-through treedt op als de depletiegebieden van source en drain samensmelten en er stroom diep in het substraat vloeit, buiten het bereik van de gate; het kan worden gezien als een extreme vorm van DIBL. GIDL (gate-induced drain leakage) is band-naar-bandtunnelstroom, aangedreven door het sterke veld waar de gate de drain overlapt, en hangt meer af van de gate-drainspanning dan van hoe kort de gate is.
| Kenmerk | DIBL | GIDL | Punch-through |
|---|---|---|---|
| Waar het optreedt | Aan het sourceeinde van het kanaal, dicht bij het oppervlak, waar de potentiaalbarrière tussen source en kanaal wordt verlaagd | In de drain, dicht bij het oppervlak waar de gate die overlapt (de drainrand) | In het substraat onder het kanaal, waar de depletiegebieden van source en drain samensmelten |
| Bias die het zichtbaar maakt | Uit-toestand of rond de drempel, met een hoge drainspanning | Uit-toestand met een grote gate-drainspanning (bij nMOS de gate op 0 V of negatief en de drain hoog) | Hoge drainspanning; vrijwel onafhankelijk van de gatespanning |
| Fysische oorzaak | Het veld van de drain bereikt de source en neemt een deel van de controle over de barrièrehoogte over van de gate (een tweedimensionaal elektrostatisch effect) | Het sterke veld buigt de banden scherp en elektronen tunnelen van de valentieband naar de geleidingsband (band-naar-bandtunneling); bij nMOS gaan de elektronen naar de drain en de gaten naar de body | Het depletiegebied van de drain raakt dat van de source, de barrière in het substraat verdwijnt en ladingsdragers stromen rechtstreeks van source naar drain |
| Hoe het zich toont in Id-Vg | Een hogere drainspanning verschuift de subthreshold-curve naar links (naar lagere gatespanning), te zien als een lagere drempelspanning en een hogere uitstroom | Wanneer de gatespanning onder de drempel wordt gedrukt, daalt de drainstroom eerst en begint daarna weer te stijgen (een opwaartse knik aan de kant van lage gatespanning) | De subthreshold-helling wordt vlak, en het verlagen van de gatespanning vermindert de stroom niet genoeg om de component uit te schakelen |
| Hoe het zich toont in Id-Vd | De stroom blijft ook in verzadiging toenemen met de drainspanning (lagere uitgangsweerstand) | In de uit-toestand stijgt de stroom met de drainspanning, sterker bij lagere gatespanning | Boven een bepaalde drainspanning stijgt de stroom sterk, ongeacht de gatespanning |
| Afhankelijkheid van de gatelengte (Lg) | Sterk: groter bij kortere gatelengte | Zwak: het treedt op aan de drainrand en wordt vooral door andere factoren bepaald (veldsterkte, dotering aan de drainrand, dikte van het gatediëlektricum) | Zeer sterk: waarschijnlijker bij korte gates en licht gedoteerde substraten |
| Afhankelijkheid van de spanning | De drempelspanning daalt ruwweg evenredig met de drainspanning; vaak opgegeven in mV/V | Stijgt steil met de gate-drainspanning (Vdg) | Stijgt steil met de drainspanning; de gate heeft vrijwel geen controle |
| Belangrijkste tegenmaatregelen | Dunner gatediëlektricum (high-k), ondiepe extensies, halo-implantatie (pocket-implantatie), dunne bodies (FD-SOI, FinFET, GAA) | Een geleidelijker doteringsprofiel aan de drainrand (zoals een LDD-structuur), geoptimaliseerde gate-drainoverlap, beperking van de gate-drainspanning | Hogere substraatdotering (punch-through-stopperimplantatie), halo-implantatie (pocket-implantatie), ondiepe juncties, retrograde wells, structuren zonder diep stroompad (SOI, FinFET, GAA) |
| Waar het ertoe doet | Logicatransistors met korte gate in het algemeen: lekstroom in standby en lagere versterking in analoge schakelingen | Componenten die een extreem lage lekstroom in de uit-toestand nodig hebben, zoals DRAM-celtransistors, en schakelingen die transistors met een negatieve gatespanning uitschakelen | Transistors met een te korte gate of componenten met een hoge drainspanning; het bepaalt de grenzen van bruikbare gatelengte en spanning |
De getalswaarden zijn typische ordegroottes en variëren per procesgeneratie en product.