TDDB・HCI・NBTIの違い：劣化の仕組み・ストレス条件・特性の変化・評価方法を比較
TDDB・HCI・NBTIは、どれもトランジスタを長く使ううちに少しずつ進む摩耗劣化ですが、原因になるストレスと結果が違います。TDDB(経時絶縁破壊)は、ゲート絶縁膜に電界がかかり続けて膜の中に欠陥がたまり、最後に絶縁破壊に至る現象です。HCI(ホットキャリア注入)は、電流が流れているときにドレインの近くの強い電界で加速されたキャリアが、界面や絶縁膜を傷める現象です。NBTI(負バイアス温度不安定性)は、pMOSのゲートに負の電圧がかかった状態が高温で続くと、電流が流れていなくてもしきい値電圧の絶対値が大きくなる現象です。TDDBはトランジスタを壊し、HCIとNBTIは回路を少しずつ遅くします。
| 項目 | TDDB(経時絶縁破壊) | HCI(ホットキャリア注入) | NBTI(負バイアス温度不安定性) |
|---|---|---|---|
| 劣化の仕組み | 電界のかかった絶縁膜を流れるわずかな電流が膜の中に欠陥(トラップ)をつくり、欠陥が両側の電極の間をつなぐと絶縁破壊に至る | ドレインの近くの強い電界で高いエネルギーを得たキャリア(ホットキャリア)が、界面準位をつくったり、絶縁膜に注入されて捕獲されたりする | 負のゲート電圧と熱で、Si/SiO2界面のSi–H結合が切れて界面準位ができ、絶縁膜の中に正の電荷がたまる |
| 効く電界の向き | 絶縁膜を横切る縦方向の電界 | チャネルに沿った横方向の電界(ドレイン端で最大) | 絶縁膜を横切る縦方向の電界 |
| ストレスがかかる条件 | ゲート絶縁膜に大きな電圧がかかっている間。電流が流れている必要はない | 電流が流れ、ドレインに高い電圧がかかっている間。デジタル回路では主にスイッチングの途中 | pMOSのゲートがソースに対して負の間(ゲートがLow、ソースがVDD)。電流は流れていなくてよい |
| 主に問題になる素子 | すべてのゲート絶縁膜。配線の間の絶縁膜でも起こる(配線のTDDB) | 短チャネルのnMOSで問題になりやすい。高い電圧で使う入出力用のトランジスタも | pMOS。nMOSに正のゲート電圧がかかって起こるものはPBTIで、High-k膜で重要になった |
| 変化する特性 | ゲートのリーク電流が増え、ソフトブレークダウンを経て、最後はハードブレークダウン(ゲートの短絡)に至る | しきい値電圧のずれ、移動度と駆動電流の低下。劣化がドレイン側にかたよるので、ソースとドレインを入れ替えて測ると特性が非対称になる | しきい値電圧の絶対値が大きくなり、駆動電流と相互コンダクタンスが下がる |
| 時間変化と回復 | ある時間で突然壊れる。壊れるまでの時間はばらつき、ワイブル分布で整理する。回復しない | 時間のべき乗に従ってしだいに増える。ほとんど回復しない | 時間のべき乗に従って増える(べきの指数が小さく、初期の変化が大きい)。ストレスを取り去ると一部が回復する |
| 温度と電圧の依存 | 電界と温度が高いほど寿命が短い | 主にドレイン電圧(横方向の電界)で加速される。温度への依存は素子や条件で変わり、低温で劣化が大きくなる場合もある | ゲート電圧と温度で強く加速され、高温ほど大きい |
| 評価の方法 | 高い電圧と温度で一定の電圧をかけて壊れるまでの時間を測り、統計的に整理して、Eモデルや1/Eモデルなどで使用条件に外挿する | 使用条件より高いドレイン電圧でストレスをかけ、しきい値電圧や駆動電流の変化が決めた量に達するまでの時間を測って外挿する。基板電流が劣化の起こりやすさの目安になる | pMOSのゲートに負の電圧をかけて高温に保ち、しきい値電圧の変化を測る。回復するので、ストレスを止めてからすぐに、またはストレスを止めずに測る |
| 主な対策 | 絶縁膜の品質を高める、電界を抑えるように電源電圧と膜厚を選ぶ | LDD構造やエクステンションでドレイン端の電界を下げる、電源電圧を下げる、酸窒化膜を使う | 界面と絶縁膜の工程の改善、劣化を見込んだタイミング設計とガードバンド |
数値は代表的な目安で、世代や製品によって異なります。