TDDB、HCI、NBTI的差異：劣化機制、應力條件、特性變化、評估方法比較
TDDB、HCI與NBTI，都是電晶體在長期使用中逐漸進行的磨耗劣化，但造成的應力與結果不同。TDDB（經時介電崩潰）是閘極絕緣膜持續承受電場、膜中缺陷累積，最後發生介電崩潰的現象。HCI（熱載子注入）是電流流動時，在汲極附近強電場中被加速的載子損傷界面與絕緣膜的現象。NBTI（負偏壓溫度不穩定性）是pMOS的閘極在高溫下持續加負電壓時，即使沒有電流，臨界電壓的絕對值也會變大的現象。TDDB會使電晶體損壞，HCI與NBTI則使電路逐漸變慢。
| 項目 | TDDB（經時介電崩潰） | HCI（熱載子注入） | NBTI（負偏壓溫度不穩定性） |
|---|---|---|---|
| 劣化機制 | 流過受電場作用之絕緣膜的微小電流在膜中產生缺陷（陷阱），缺陷連通兩側電極時發生介電崩潰 | 在汲極附近強電場中獲得高能量的載子（熱載子）產生界面能態，或注入絕緣膜並被捕獲 | 負閘極電壓與熱使Si/SiO2界面的Si–H鍵斷裂而產生界面能態，絕緣膜中累積正電荷 |
| 作用電場的方向 | 橫越絕緣膜的縱向電場 | 沿著通道的橫向電場（在汲極端最大） | 橫越絕緣膜的縱向電場 |
| 施加應力的條件 | 閘極絕緣膜承受大電壓期間。不需要有電流 | 有電流流動、汲極承受高電壓期間。數位電路中主要在切換過程中 | pMOS的閘極相對於源極為負的期間（閘極為Low、源極為VDD）。不需要有電流 |
| 主要受影響的元件 | 所有閘極絕緣膜。導線之間的絕緣膜也會發生（後段導線的TDDB） | 短通道的nMOS較容易成為問題。在高電壓下使用的輸入輸出電晶體也是 | pMOS。nMOS在正閘極電壓下發生的是PBTI，在High-k膜中變得重要 |
| 變化的特性 | 閘極漏電流增加，經過軟崩潰，最後成為硬崩潰（閘極短路） | 臨界電壓偏移，遷移率與驅動電流降低。劣化集中在汲極側，因此對調源極與汲極量測時特性不對稱 | 臨界電壓的絕對值變大，驅動電流與轉導降低 |
| 隨時間的變化與恢復 | 在某個時間突然損壞。到損壞的時間有分散，以韋伯分布整理。不會恢復 | 依時間的冪次逐漸增加。幾乎不會恢復 | 依時間的冪次增加（指數小，初期變化大）。移除應力後會部分恢復 |
| 對溫度與電壓的依存 | 電場與溫度越高，壽命越短 | 主要由汲極電壓（橫向電場）加速。對溫度的依存隨元件與條件而異，也有低溫時劣化較大的情形 | 由閘極電壓與溫度強烈加速，溫度越高越大 |
| 評估方法 | 在高電壓與高溫下施加固定電壓直到損壞，以統計方式整理損壞時間，再用E模型或1/E模型等外插到使用條件 | 以高於使用條件的汲極電壓施加應力，量測臨界電壓或驅動電流的變化達到設定值所需的時間再外插。基板電流可作為劣化難易度的指標 | 對pMOS的閘極加負電壓並保持高溫，量測臨界電壓的變化。因為會恢復，需在停止應力後立即量測，或不停止應力直接量測 |
| 主要對策 | 提高絕緣膜品質，選擇電源電壓與膜厚以抑制電場 | 以LDD結構或延伸區降低汲極端的電場、降低電源電壓、使用氮氧化膜 | 改善界面與絕緣膜的製程，以及預估劣化的時序設計與保護帶（guardband） |
數值為具代表性的大致參考值，會因世代或產品而異。