Deutsch
Menü

TDDB vs. HCI vs. NBTI: Alterungsmechanismen, Belastungsbedingungen, Parameterdrift und Prüfung

TDDB, HCI und NBTI sind Verschleißmechanismen, die Transistoren während ihrer Nutzungsdauer allmählich schädigen, aber aus unterschiedlichen Belastungen entstehen und unterschiedliche Folgen haben. TDDB (zeitabhängiger dielektrischer Durchbruch) ist die Anhäufung von Defekten in einem Gatedielektrikum unter dauerhaftem Feld, bis die Schicht schließlich durchbricht. HCI (Hot-Carrier-Injektion) ist die Schädigung von Grenzfläche und Dielektrikum durch Ladungsträger, die bei fließendem Strom im starken Feld nahe dem Drain beschleunigt werden. NBTI (Negative Bias Temperature Instability) ist die Zunahme des Betrags der Schwellenspannung eines pMOS, dessen Gate bei hoher Temperatur negativ gehalten wird, selbst ohne Stromfluss. TDDB zerstört den Transistor, HCI und NBTI machen Schaltungen allmählich langsamer.

MerkmalTDDB (zeitabhängiger dielektrischer Durchbruch)HCI (Hot-Carrier-Injektion)NBTI (Negative Bias Temperature Instability)
MechanismusEin kleiner Strom durch das belastete Dielektrikum erzeugt Defekte (Traps); verbinden die Defekte die beiden Elektroden, bricht die Schicht durchLadungsträger, die im starken Feld nahe dem Drain hohe Energie gewinnen (heiße Ladungsträger), erzeugen Grenzflächenzustände oder werden in das Dielektrikum injiziert und dort eingefangenNegative Gatespannung und Wärme brechen Si–H-Bindungen an der Si/SiO2-Grenzfläche auf, es entstehen Grenzflächenzustände, und im Dielektrikum sammelt sich positive Ladung
FeldrichtungVertikales Feld quer durch das DielektrikumLaterales Feld entlang des Kanals (maximal am Drainende)Vertikales Feld quer durch das Dielektrikum
BelastungsbedingungSolange eine hohe Spannung am Gatedielektrikum anliegt; Stromfluss ist nicht nötigSolange Strom fließt und eine hohe Drainspannung anliegt; in Digitalschaltungen vor allem während des UmschaltensSolange das Gate eines pMOS gegenüber der Source negativ ist (Gate low, Source auf VDD); Stromfluss ist nicht nötig
Am stärksten betroffene BauelementeJedes Gatedielektrikum; tritt auch im Dielektrikum zwischen Leiterbahnen auf (TDDB der Verdrahtung)Vor allem nMOS mit kurzem Kanal; außerdem I/O-Transistoren, die mit höherer Spannung betrieben werdenpMOS. Das Gegenstück beim nMOS unter positiver Gatespannung ist PBTI, das mit High-k-Schichten wichtig wurde
Veränderte KenngrößenDer Gate-Leckstrom steigt, durchläuft einen Soft Breakdown und endet im Hard Breakdown (Gate-Kurzschluss)Verschiebung der Schwellenspannung, geringere Beweglichkeit und geringerer Treiberstrom. Die Schädigung konzentriert sich auf die Drainseite, daher sind die Kennlinien beim Vertauschen von Source und Drain asymmetrischDer Betrag der Schwellenspannung nimmt zu, Treiberstrom und Steilheit sinken
Zeitverlauf und ErholungPlötzlicher Ausfall nach einer gewissen Zeit; die Zeit bis zum Ausfall streut und wird mit einer Weibull-Verteilung ausgewertet. Keine ErholungWächst allmählich nach einem Potenzgesetz in der Zeit. Kaum ErholungWächst nach einem Potenzgesetz mit kleinem Exponenten, daher ist die Änderung anfangs groß. Erholt sich teilweise, wenn die Belastung endet
Temperatur- und SpannungsabhängigkeitDie Lebensdauer sinkt bei höherem Feld und höherer TemperaturVor allem durch die Drainspannung (laterales Feld) beschleunigt. Die Temperaturabhängigkeit hängt von Bauelement und Bedingungen ab; die Schädigung kann bei tiefer Temperatur größer seinStark beschleunigt durch Gatespannung und Temperatur; stärker bei hoher Temperatur
PrüfverfahrenKonstante Spannung bei erhöhter Spannung und Temperatur bis zum Durchbruch; die Ausfallzeiten werden statistisch ausgewertet und mit Modellen wie dem E-Modell oder 1/E-Modell auf Einsatzbedingungen extrapoliertBelastung mit einer Drainspannung oberhalb der Einsatzbedingungen, Messung der Zeit, bis die Verschiebung von Schwellenspannung oder Treiberstrom ein festgelegtes Kriterium erreicht, dann Extrapolation. Der Substratstrom dient als Indikator für die AnfälligkeitDas Gate eines pMOS wird bei hoher Temperatur negativ vorgespannt und die Verschiebung der Schwellenspannung gemessen. Wegen der Erholung wird direkt nach dem Ende der Belastung oder ohne Unterbrechung der Belastung gemessen
Wichtigste GegenmaßnahmenBessere Qualität des Dielektrikums; Versorgungsspannung und Schichtdicke so wählen, dass das Feld begrenzt bleibtLDD-Strukturen oder Extensions zur Senkung des Felds am Drainrand, niedrigere Versorgungsspannung, OxynitridschichtenBessere Prozesse für Grenzfläche und Dielektrikum; Timing-Design mit Berücksichtigung der Alterung und Guard-Bands

Die Zahlenwerte sind typische Größenordnungen und variieren je nach Prozessgeneration und Produkt.

Wann welche Variante?

TDDB (zeitabhängiger dielektrischer Durchbruch)
Zu berücksichtigen bei der Abschätzung von Ausfällen, bei denen ein Dielektrikum durchbricht und der Chip nicht mehr funktioniert. TDDB ist eine der Bedingungen, die die Dicke des Gatedielektrikums und die maximal zulässige Spannung festlegen. In fortgeschrittenen Prozessen mit engen Leiterbahnabständen ist auch der TDDB des Dielektrikums zwischen den Leiterbahnen wichtig.
HCI (Hot-Carrier-Injektion)
Als Alterung zu behandeln, die häufig schaltende Transistoren allmählich verlangsamt. Sie schreitet in Schaltungen mit hoher Aktivität schneller voran und wird durch die Versorgungsspannung und die Auslegung des Felds am Drainrand bestimmt. Auch I/O- und Analogschaltungen mit höherer Spannung müssen geprüft werden.
NBTI (Negative Bias Temperature Instability)
Als Alterung zu behandeln, die pMOS-Transistoren, die bei hoher Temperatur eingeschaltet bleiben, allmählich verlangsamt. Die Auswirkung ist groß in SRAM-Zellen, die lange denselben Wert halten, und in Schaltungen mit angehaltenem Takt; fortgeschrittene LSIs sehen dafür eine Timing-Reserve (Guard-Band) vor. Bei nMOS mit High-k/Metal-Gate wird zusätzlich PBTI berücksichtigt.

Häufige Fragen

Wie lassen sich TDDB, HCI und NBTI unterscheiden?

An Belastungsbedingung und Ergebnis. Schreitet die Schädigung fort, solange ein Feld am Gatedielektrikum anliegt, und endet sie mit dem Durchbruch der Schicht, ist es TDDB. Schreitet sie fort, während Strom bei hoher Drainspannung fließt, und konzentriert sich die Schädigung auf die Drainseite, ist es HCI. Schreitet sie fort, während das Gate eines pMOS bei hoher Temperatur negativ bleibt, und erholt sie sich teilweise nach Ende der Belastung, ist es NBTI.

Was ist der Unterschied zwischen NBTI und PBTI?

NBTI tritt beim pMOS unter negativer Gatespannung auf; vor allem Grenzflächenzustände und positive Ladung im Dielektrikum erhöhen den Betrag der Schwellenspannung. PBTI tritt beim nMOS unter positiver Gatespannung auf; Elektronen werden in Defekten von High-k-Schichten wie HfO2 eingefangen, und die Schwellenspannung steigt. Bei SiO2-Gatedielektrika war PBTI gering und wurde erst mit der Einführung von High-k/Metal-Gate wichtig. Beide zusammen heißen BTI.

Warum ist der Messzeitpunkt bei NBTI wichtig?

Endet die Belastung, entweicht ein Teil der eingefangenen Ladung, und die Verschiebung der Schwellenspannung beginnt sofort zurückzugehen. Vergeht zwischen Ende der Belastung und Messung zu viel Zeit, wird die Schädigung unterschätzt. Deshalb werden schnelle Messungen oder Verfahren ohne Unterbrechung der Belastung eingesetzt. Reale Schaltungen schalten wiederholt ein und aus, daher wird diese Erholung auch bei der Lebensdauerabschätzung berücksichtigt.

Wie wird aus beschleunigten Tests die reale Lebensdauer bestimmt?

Spannung und Temperatur werden über die Einsatzbedingungen angehoben, damit das Bauelement in kurzer Zeit altert; die Abhängigkeit der Schädigung oder der Zeit bis zum Ausfall von Spannung und Temperatur wird mit Modellen beschrieben und auf die Einsatzbedingungen extrapoliert. Für die Temperatur wird häufig das Arrhenius-Modell verwendet, für die Feldabhängigkeit bei TDDB das E-Modell, das 1/E-Modell oder andere. Da die Extrapolation einen großen Bereich überspannt, kann die Modellwahl die vorhergesagte Lebensdauer um Größenordnungen verändern; daher wird oft ein konservatives Modell gewählt.

Verständnis prüfen

Welche Beschreibung von TDDB (zeitabhängiger dielektrischer Durchbruch) ist richtig?

  1. AEin Phänomen, bei dem Metallatome der Leitung durch Strom wandern
  2. BEin Phänomen, bei dem Lötstellen durch wiederholte Temperaturwechsel ermüden
  3. CEin Phänomen, bei dem das Anlegen eines elektrischen Felds an das Gate-Dielektrikum nach einer gewissen Zeit zum dielektrischen Durchbruch führt
Antwort und Erläuterung anzeigen

Antwort: C. Ein Phänomen, bei dem das Anlegen eines elektrischen Felds an das Gate-Dielektrikum nach einer gewissen Zeit zum dielektrischen Durchbruch führt

TDDB (Time Dependent Dielectric Breakdown) ist ein Phänomen, bei dem auch ein Feld, das nicht sofort zerstört, bei langem Anliegen nach und nach Defekte im Isolierfilm erzeugt, und der dielektrische Durchbruch eintritt, sobald die Defekte verbunden die Elektroden überbrücken. Je dünner das Gate-Dielektrikum, desto stärker ist das Feld, und es wird zu einem wichtigen Zuverlässigkeitsaspekt. Es ist auch bei Low-k-Filmen zwischen Leitungen ein Problem. Die Atomwanderung in Leitungen ist Elektromigration, die Lotermüdung ein Ausfall durch Temperaturwechsel.

Welches Phänomen verschlechtert die Transistoreigenschaften, indem im hohen Feld nahe dem Drain beschleunigte Ladungsträger in das Gate-Dielektrikum injiziert werden?

  1. ANBTI
  2. BHeiße-Ladungsträger-Injektion (HCI)
  3. CLatch-up
Antwort und Erläuterung anzeigen

Antwort: B. Heiße-Ladungsträger-Injektion (HCI)

Werden im Kanal fließende Ladungsträger durch das starke Feld nahe dem Drain beschleunigt, werden sie zu energiereichen heißen Ladungsträgern, von denen einige in das Gate-Dielektrikum injiziert werden oder Grenzflächenzustände erzeugen. Dadurch ändern sich Schwellenspannung und Treiberstrom. Unterdrückt wird das durch die LDD-Struktur, die die Dotierstoffkonzentration am Drain-Rand senkt und das Feld abschwächt, sowie durch geringere Versorgungsspannung. NBTI ist eine Degradation, die auch ohne Stromfluss auftritt, Latch-up das Leitendwerden eines parasitären Thyristors.

Wie heißt die Degradation, bei der der Betrag der Schwellenspannung allmählich zunimmt, wenn an einem pMOS-Transistor dauerhaft negative Gate-Spannung und hohe Temperatur anliegen?

  1. ANBTI
  2. BElektromigration
  3. CESD
Antwort und Erläuterung anzeigen

Antwort: A. NBTI

NBTI (Negative Bias Temperature Instability) ist eine Degradation, bei der durch negative Gate-Vorspannung und hohe Temperatur an einem pMOS die Si-H-Bindungen an der Si/SiO2-Grenzfläche brechen, die Grenzflächenzustände zunehmen, sich auch im Isolierfilm positive Ladung ansammelt und der Betrag der Schwellenspannung steigt. Da die Schaltungsgeschwindigkeit über Jahre allmählich sinkt, wird beim Entwurf eine Reserve für die Degradation vorgesehen. Typisch ist auch, dass sich nach Wegnahme der Belastung ein Teil erholt.

  1. Wie heißt die Degradation, bei der sich die Schwellenspannung bei einem nMOS-Transistor mit High-k/Metal-Gate ändert, wenn dauerhaft positive Spannung am Gate und hohe Temperatur anliegen?
  2. Welcher Hinweis zur Bewertung ist richtig, weil sich bei der BTI-Degradation die Änderung der Schwellenspannung nach Wegnahme der Belastung teilweise zurückbildet?
  3. Warum wird bei der TDDB-Lebensdauerbewertung mit einer höheren als der tatsächlichen Betriebsspannung getestet?

Übungsfragen zu Zuverlässigkeit

Wichtige Begriffe erklärt

TDDB (zeitabhängiger dielektrischer Durchbruch)
Phänomen, bei dem eine Isolierschicht unter dauerhaft anliegender Spannung auch unterhalb der Durchbruchspannung irgendwann durchbricht. Es dient der Lebensdauerbewertung z. B. von Gate-Oxiden.
Hot-Carrier-Injektion (HCI)
Phänomen, bei dem durch das starke Feld nahe dem Drain beschleunigte Ladungsträger in den Gate-Isolator injiziert werden und Degradation wie Schwellenspannungsverschiebung und sinkenden Treiberstrom verursachen.
NBTI (Negative Bias Temperature Instability)
Degradationseffekt, bei dem der Betrag der Schwellenspannung allmählich zunimmt, wenn am Gate eines pMOS bei hoher Temperatur eine negative Spannung anliegt.
Grenzflächenzustand
Energieniveau in der Bandlücke an der Grenzfläche zwischen Halbleiter und Isolator, z. B. durch ungesättigte Bindungen. Es fängt Ladungsträger ein und gibt sie frei und verursacht Schwankungen der Schwellenspannung, geringere Beweglichkeit und Rauschen.
LDD-Struktur
Abkürzung für Lightly Doped Drain. Struktur, bei der nur das gateseitige Ende des Drains niedriger dotiert ist, um das Feld abzuschwächen und die Degradation durch heiße Ladungsträger zu unterdrücken.
High-k/Metal-Gate
Kombination aus einem Gate-Dielektrikum mit hoher Permittivität und einer Metall-Gate-Elektrode. Sie sichert die Gate-Kapazität bei gleichzeitig geringem Gate-Leckstrom.
Weibull-Verteilung
Wahrscheinlichkeitsverteilung, die häufig zur Analyse von Lebensdauerdaten verwendet wird. Je nach Formparameter lassen sich Frühausfälle, Zufallsausfälle und Verschleißausfälle beschreiben.
Arrhenius-Modell
Modell, nach dem die Geschwindigkeit einer Reaktion oder Alterung mit der Temperatur wie exp(−Ea/kT) variiert. Aus Ergebnissen beschleunigter Tests bei erhöhter Temperatur wird die Lebensdauer bei tatsächlicher Einsatztemperatur abgeschätzt.

Verwandte Vergleiche