ラッチアップとは
らっちあっぷ
CMOS回路の中に寄生的にできるサイリスタ構造が導通し、電源とグラウンドの間に大電流が流れ続ける現象。ウェルのコンタクトの配置や、ガードリングなどで防ぐ。
この用語の分野: 信頼性
解説の中の「ラッチアップ」
素子が基板から絶縁されるため、接合容量やリーク電流が小さく、ラッチアップも起こりません。
SOI(Silicon On Insulator)構造の説明として正しいものはどれか。また、下に低抵抗のp+基板があると、寄生サイリスタの電流が基板に逃げやすく、ウェル間の電位差がつきにくいため、CMOSのラッチアップを抑えやすくなります。
p+基板の上に低濃度のp型エピタキシャル層を成長させたウエハ(p/p+エピウエハ)の利点として正しいものはどれか。表面の濃度はトランジスタの特性に合わせて低めにしつつ、深い位置を高濃度にして、パンチスルーやラッチアップ(寄生サイリスタの動作)を抑えられます。
CMOSのウェル形成で、高エネルギーのイオン注入を使って、表面より深い位置の不純物濃度を高くしたウェルを何と呼ぶか。
「ラッチアップ」が出てくる問題(5問)
関連する用語
CMOS 接合容量(空乏層容量) FD-SOI(完全空乏型SOI) 酸素析出物(BMD) ゲッタリング マイコン(マイクロコントローラ) イオン注入 レトログレードウェル パンチスルー 熱拡散